系列并行输入输出端口(通用IO)控制.ppt

《系列并行输入输出端口(通用IO)控制.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第3讲MCS-51系列通用I/O控制3.1I/O口在MCS-51单片机中的引脚位置3.2I/O口在MCS-51单片机中的作用3.3I/O口内部电路结构及作用3.4P1口的应用(1)3.5P1口的应用(2)3.1I/O口在MCS-51单片机中的引脚位置I/O口:单片机I/O（Input/Ouput）端口，称为I/O接口（简称为I/O口）或称为I/O通道或I/O通路.MCS-51系列单片机有4个双向8位I/O口(P0～P3),共32根I/O引线.P1.0P1.1P1.2P1.3P1.4P1.5P1.6P1.7RST/VPDRXD/P3.0TXD/P3.1I

2、NT0/P3.2INT1/P3.3T0/P3.4T1/P3.5WR/P3.6RD/P3.7XTAL2XTAL1VSS12345678910111213141516171819208031805187514039383736353433323130292827262521222324VCCP0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.7EA/VppALE/PROGPSENP2.7P2.6P2.5P2.4P2.3P2.2P2.1P2.0返回本节3.2I/O口在MCS-51单片机的作用I/O端口是单片机与外围器件或外部设备实现控制和信息交换的

3、桥梁。数据总线（DB）8位由P0提供地址总线（AB）16位由P2提供高8位P0提供低8位控制总线（CB）控制线+P3DBAB地址锁存器CBI/OA15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0D7D6D5D4D3D2D1D0P1.0P1.1P1.2P1.3P1.4P1.5P1.6P1.7RESETP3.0P3.1P3.3P3.4P3.5P3.6P3.7VSSVCCP0.0P0.1P0.2P0.3P0.5P0.6P0.7EAALEPSENP2.7P2.6P2.5P2.4P2.3P2.2P2.1P2.0P3.2P0.4返回

4、本节3.3I/O口内部电路结构及作用一、I/O口内部电路结构组成：每个口具有:1个锁存器(即特殊功能寄存器,8个锁存器构成P0-P3)1个驱动器(P0口:2个)2个三态缓冲器(P3口:3个)P0口:1个锁存器(即8个锁存器构成特殊功能寄存器P0)2个驱动器:2个场效应管组成驱动电路2个三态缓冲器1个与门1个反相器1个模拟转换开关:MUXVCCP0.X锁存器读锁存器地址/数据控制CBD读引脚写锁存器内部总线QQMUXT2P0.XT1CL&VCC返回本节3.3I/O口内部电路结构及作用地址/数据(AB/DB)分时复用功能:当PO口作为地址/数据(AB/DB

5、)分时复用总线时,分为两种情况:1.从P0口输出地址或数据控制信号应为高电平“1”（CB=1）转换开关MUX把反相器的输出端与T2接通，同时把与门打开：输入AB/DB=‘1’，T1(+),T2(-),输出‘1’输入AB/DB=‘0’，T1(-),T2(+),输出‘0’2.从P0口输入数据引脚信息通过“读引脚”缓存器进入内部总线。VCCP0.X锁存器读锁存器地址/数据控制CBD读引脚写锁存器内部总线QQMUXT2P0.XT1CL&VCC返回本节3.3I/O口内部电路结构及作用通用I/O接口功能:当PO口作为通用I/O接口时,也分为两种情况:1.从P0口输

6、出地址或数据控制信号应为低电平“0”（CB=0）转换开关MUX把输出端与锁存器接通，同时与门输出为0，使T1截止：当写脉冲加在锁存器时钟端CLK时，与内部总线相连的D段数据取反后出现在Q端，又经T2反相，正好是内部总线的数据。！CB=0，作I/O口线,T1(-),需外接上拉电阻2.从P0口输入数据引脚信息通过“读引脚”缓存器进入内部总线！输入数据时，由于引脚状态无法确定，应先向口写“1”，使T1、T2均截止，引脚处于高阻状态，才能正确输入数据。VCCP0.X锁存器读锁存器地址/数据控制CBD读引脚写锁存器内部总线QQMUXT2P0.XT1CLK&VCC

7、返回本节1.2.4MCS-51并行输入输出（I/O）端口二、I/O操作写操作（作为输出口使用）指令：MOVP0,A；P0(A)实现：D=‘1’，T2(-)，P0.X=‘1’D=‘0’，T2(+)，P0.X=‘0’读操作（作为输入口使用）读锁存器P为目的操作数的指令，如：ANLP0,#0FH；指令执行过程：读修改写；避免锁存器与引脚数据不同时（如负载为三极管）,出现错误操作。读引脚：先写‘1’，再读P为源操作数的指令，如：MOVP0,#0FFH；先写‘1’MOVA,P0；再读避免锁存器D=‘0’时，引脚信号嵌位在‘0’P0.X锁存器DCLQQT2(

8、+)‘1’‘0’VCCP0.X锁存器读锁存器地址/数据控制CBD读引脚写锁存器内部总线QQMU