串行控制器多道采样数据并行传输算法设计.pdf

《串行控制器多道采样数据并行传输算法设计.pdf》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、2012仪表技术与2012第1l期[nstrumentTechniqueNO．11串行控制器多道采样数据并行传输算法设计杜勇，庹先国1,2，李怀良，刘勇(1．地质灾害防治与地质环境保护国家重点实验室，四川成都610059；2．地球探测与信息技术教育部重点实验室，四川成都610059)摘要：为解决低成本串行控制器在多通道地震数据并行采集中的低传输效率问题，结合流水线模式和时间片轮换思想，提出了一种利用多SPI实现多路ADC并行高速采集状态下的数据并行传输控制算法，该算法利用时间重叠并行处理思想将多道ADC单次同步采样数据总传输时间压缩至略大于单道ADC单次采样数据传输时间

2、，实现了系统连续高速采样条件下控制器和多路ADC之间的高速数据传输。关键词：同步采集：并行传输；流水线；时间片轮换；时间重叠中图分类号：TP335文献标识码：A文章编号：1002—1841(2012)11—0153—03DataParallelTransmissionAlgorithmofMulti—channelSamplingBasedonSerialcontrollerDUYong，TUOXian—guo’，LIHuai—liang，LIUYong(1．StateKeyLaboratoryofGeohazardPreventionandGeoenvironment

3、Protection，Chengdu610059，China；2．KeyLabofEarthExploration&InformationTechniquesofMinistryofEducation，Chengdu610059，China)Abstract：Inordertoenhancethetransmissioneficiencyofthemulti—channelseismicdataparallelsamplingusingserialcon—troller，undertheinspirationofpipeliningandrotationtimeslic

4、e，atransmissioncontrolalgorithmwasproposedusingagroupofSPItOrealizeparallelhigh—speeddataacquisitionandparalleltransmissionofmulti—channelADC．Usingtimeoverlapparallelpro-cessing，thismethodcanmakethesumoftransmissiontimeofsinglesynchronoussamplingdataofmulti—channelADCslightlymorethanthat

5、ofsinglechannelADC．Therefore，thetransmissionefficiencybetweenthecentralcontrollerandthemulti—channelADChasbeenimpro,md．Keywords：Synchronousacquisition；paralleltransmission；pipelining；rotationtimeslice；timeovedap0引言精确同步采集情况下的数据并行传输，并对该算法的工程适用多波勘探技术是地球物理勘探的新兴方法，其通过人工震性进行了分析，确定在串行控制器SPI和USA

6、RT外设资源充足源激发地震波，依靠安置在地面或井下的三分量检波器同步记的情况下，可实现足够多通道数据的并行传输，并可根据实际录三维正交轴向上的地震信息，通过对三轴数据的综合分析反工程需要将该算法推广至同类系统中。演，解决单一纵波勘探所不能解决的问题。高精度三分量数据1硬件系统设计方案同步采集是地震数据采集系统的关键技术，由于目标信号强系统框图如图1所示。系统传感器单元为单轴低噪声、高度很弱，为实现对地震信号的有效检测，通常选用24位ADC，精度、高动态范围MEMS传感器，通过精密加工技术合成呈甚至是更高精度的32位ADC，以串行方式同中央控制单元通标准三维正交分布的传感

7、器组合，等效为单个三轴高精度传感信。通常微控制器是串行器件，串行控制逻辑需依次执行，在器，其由一套超低噪声电源系统供电，以防止电源纹波串入传三路同步采集的情况下，单次采集数据量较大，受串行通信速感器输出信号中，并配有在系统自测功能。系统选用24位高度制约，系统采样率受到限制。在多通道同步采集情况下，为精度低噪声模数转换器ADS1255，由于传感器输出动态范围大了提高系统采样率，通常解决的方式是采用CPLD或是FPGA及其自身固有的带限性，以及24位ADC的高有效分辨率，系统实现三路数据同步并行传输。由于CPLD和FPGA自身的特传感器输出