数电06触发器复习.ppt

《数电06触发器复习.ppt》由会员上传分享，免费在线阅读，更多相关内容在PPT专区-天天文库。

1、6.1概述6.2触发器的电路结构及工作原理6.3触发器功能的转换6.4集成触发器的脉冲工作特性和主要指标6触发器作业：6.13，6.15，6.18基本要求：熟练掌握SR触发器、JK触发器、D触发器及T触发器的逻辑功能电子技术基础精品课程——数字电子技术基础触发器具有存储功能的逻辑电路，是构成时序电路的基本逻辑单元。每个触发器都能存储1位二值信息。触发器的触发输入信号如果对脉冲电平敏感则为电平触发锁存器)。触发器的触发输入信号如果对时钟脉冲边沿敏感，则为边沿触发。它们在时钟脉冲的上升沿或下降沿作用下改变状

2、态。触发器按逻辑功能分类有D触发器、JK触发器、T（T'）触发器和SR触发器。它们的功能可用特性表、特性方程和状态图来描述。触发器的电路结构与逻辑功能没有必然联系。小结电子技术基础精品课程——数字电子技术基础⑴逻辑符号“∧”表示边沿触发方式,“┐”表示主从触发方式,非号“－”：表示低电平有效,加小圆圈“ο”：表示低电平有效触发或下降沿有效触发,不加小圆圈“ο”：表示高电平有效触发或上升沿有效触发。触发器的两要素1．逻辑功能描述方法：逻辑符号、特性表、驱动表、特性方程小结电子技术基础精品课程——数字电子技术基

3、础⑵特性表DQnQn+1000010101111小结电子技术基础精品课程——数字电子技术基础⑶驱动表⑷特性方程小结电子技术基础精品课程——数字电子技术基础(1)基本RS触发器（锁存器）直接电平触发（低电平有效/高电平有效），无CP2.触发方式(2)同步锁存（触发）CP的（高/低）电平期间触发，在整个电平期间接收信号RS/JK/D/T，在整个电平期间状态相应更新，所以存在空翻。(3)边沿触发只在CP的↑或↓边沿触发，只在CP的↑或↓边沿接收信号RS/JK/D/T，只在CP的↑或↓边沿状态更新，克服了空翻。小结电

4、子技术基础精品课程——数字电子技术基础(4)主从触发（也是一种边沿式）有主、从两个触发器，在CP的高/低电平期间交替工作、封锁，只在CP的高电平期间（或低电平期间）接收信号RS/JK/D/T，只在CP的↑或↓边沿总的输出状态更新。集成触发器中常见的直接置0和置1端RD：直接（异步）置0端SD：直接（异步）置1端，非号：低电平有效，直接（异步）：不受CP的影响。小结电子技术基础精品课程——数字电子技术基础分析：根据输入信号和各触发器的状态方程。可直接写出各触发器的状态方程如下：Q1n+1=D1=A⊕B(CP上

5、升沿)Q2n+1=JQ2n+KQ2n=ABQ2n+CQ2n(CP上升沿)例3:图1所示各触发器均为边沿触发器，其CP及A,B,C的波形图如图，试写出各触发器次态Qn+1的逻辑表达式，设各触发器的初态均为0，要求画出Q端的时间波形图。图1小结电子技术基础精品课程——数字电子技术基础上述状态方程所对应的波形如下图所示：D触发器JK触发器KJ电子技术基础精品课程——数字电子技术基础