欢迎来到天天文库
浏览记录
ID:52927233
大小:565.18 KB
页数:36页
时间:2020-04-01
《数据选择器及数据分频器.pptx》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库。
1、3.3.2译码器的应用1、用3线—8线译码器实现一位全加器①根据逻辑功能写出输出逻辑函数表达式,并变换为与非-与非形式。②设A2=Ai,A1=Bi,A0=Ci-1③画出用二进制译码器和与非门实现这些函数的接线图。2、3线—8线译码器(74LS138)的级联扩展3.3.51路-4路数据分配器由地址码决定将输入数据D送给哪1路输出。真值表逻辑表达式地址变量输入数据将1个输入数据传送到多个输出端集成数据分配器把二进制译码器的使能端作为数据输入端,二进制代码输入端作为地址码输入端,则带使能端的二进制译码器就是数据分配器。由74LS138构成的1路-8路数据分配器数据输入端地址输入端STB
2、=D或STC=D,实现原码输出;STA=D,实现反码输出本节小结数据分配器的逻辑功能是将1个输入数据传送到多个输出端,具体传送到哪一个输出端,是由一组选择控制信号确定。数据分配器就是带选通控制端即使能端的二进制译码器。只要在使用中,把二进制译码器的选通控制端当作数据输入端,二进制代码输入端当作选择控制端就可以了。数据分配器经常和数据选择器一起构成数据传送系统。其主要特点是可以用很少几根线实现多路数字信息的分时传送。把代码状态的特定含义翻译出来的过程称为译码,实现译码操作的电路称为译码器。实际上译码器就是把一种代码转换为另一种代码的电路。译码器分二进制译码器、十进制译码器及字符显示
3、译码器,各种译码器的工作原理类似,设计方法也相同。二进制译码器能产生输入变量的全部最小项,而任一组合逻辑函数总能表示成最小项之和的形式,所以,由二进制译码器加上或门即可实现任何组合逻辑函数。3.3.54选1数据选择器真值表逻辑表达式地址变量输入数据由地址码决定从4路输入中选择哪1路输出。4.5数据选择器从多路输入数据中选择一路输出集成双4选1数据选择器CC74HC153选通控制端ST为低电平有效,即ST=0时芯片被选中,处于工作状态;ST=1时芯片被禁止,Y=0。集成8选1数据选择器CC74HCT1513.3.58选1数据选择器CC74HCT151的真值表3.4数据选择器的应用基
4、本原理数据选择器的主要特点:(1)具有标准与或表达式的形式。即:(2)提供了地址变量的全部最小项。(3)一般情况下,Di可以当作一个变量处理。因为任何组合逻辑函数总可以用最小项之和的标准形式构成。所以,利用数据选择器的输入Di来选择地址变量组成的最小项mi,可以实现任何所需的组合逻辑函数。基本步骤确定数据选择器确定地址变量21n个地址变量的数据选择器,不需要增加门电路,最多可实现n+1个变量的函数。3个变量,选用4选1数据选择器。A1=A、A0=B逻辑函数1选用CC74HC1532CC74HC153有两个地址变量。求Di3(1)公式法函数的标准与或表达式:4选1数据选择器输出信号
5、的表达式:比较L和Y,得:3画连线图44求Di的方法(2)真值表法C=0时L=0,故D0=CL=0,故D2=0L=1,故D3=1C=0时L=1故D1=C求Di的方法(3)卡诺图法D0D1D3D2用数据选择器实现函数:例①选用8选1数据选择器CC74HCT151②设A2=A、A1=B、A0=C③求DiD0=DD2=1D6=1D4=DD1=DD3=0D7=0D5=1④画连线图本节小结数据选择器是能够从来自不同地址的多路数字信息中任意选出所需要的一路信息作为输出的组合电路,至于选择哪一路数据输出,则完全由当时的选择控制信号决定。数据选择器具有标准与或表达式的形式,提供了地址变量的全部最
6、小项,并且一般情况下,Di可以当作一个变量处理。因为任何组合逻辑函数总可以用最小项之和的标准形式构成。所以,利用数据选择器的输入Di来选择地址变量组成的最小项mi,可以实现任何所需的组合逻辑函数。用数据选择器实现组合逻辑函数的步骤:选用数据选择器→确定地址变量→求Di→画连线图。4.6数值比较器4.6.11位数值比较器4.6.24位数值比较器4.6.3数值比较器的位数扩展用来完成两个二进制数的大小比较的逻辑电路称为数值比较器,简称比较器。1位数值比较器设A>B时L1=1;A<B时L2=1;A=B时L3=1。得1位数值比较器的真值表。逻辑表达式逻辑图4位数值比较器四位数值比较器CT
7、74LS85功能表比较器的级联集成数值比较器串联扩展TTL电路:最低4位的级联输入端I(A>B)、I(AB)必须预置为1,最低4位的级联输入端I(A
此文档下载收益归作者所有