主要内容modelsim介绍与应用

《主要内容modelsim介绍与应用》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、主要内容Modelsim介绍与应用¢一、Modelsim简介－－基于Altera的FPGA与Verilog语言¢二、Testbench的编写¢三、后仿真实例讲解¢四、Modelsim高级应用一、Modelsim简介Modelsim版本¢ModelsimSE：全功能版，支持Modelsim所¢1.Modelsim窗口简介有的功能与平台；¢ModelsimPE：个人版，支持基本的仿真功¢2.Modelsim菜单简介能，只支持windows操作系统；¢3.Modelsim功能仿真¢ModelsimLE：是Modelsim的

2、Linux版；¢4.Modelsim的特点¢ModelsimAE与ModelsimXE：专门为Altera与Xilinx公司的器件定制的简化版本，功能、性能与速度都不如SE和PE版，但是集成了特定器件的库文件，使用简单方便。1Modelsim多样的运行方式1、Modelsim窗口简介¢1）用户界面方式¢工作区：对当前的工程、库进行管理；ß支持菜单输入和命令行的输入。¢命令窗口区：输入交互的命令；¢2）交互式的命令行输入ß注意：有些操作是无法通过菜单和工具栏完成的，学习ModelSim一定要学会使用命令行方式来操ß不显

3、示可视化界面，只通过命令行的输入完成所有作，常用的命令并不多。例：quit-sim功能。¢状态栏和其它常用的子窗口¢3）tcl和宏的方式ß编写可执行扩展名为do或者tcl语法文件。¢与窗口相关的两个菜单：¢4）批处理方式ßView/debugwindowsß用DOS或UNIX命令运行，没有界面也不输入命ßWindow/layouts/save令。一、Modelsim简介2、Modelsim菜单简介¢常用菜单：¢1.Modelsim窗口简介¢File：ßNew（建新库、工程、文件夹、文件）¢2.Modelsim菜单简介

4、ßChangeDirectory（改变当前的工作路径）¢3.Modelsim功能仿真ßSave（点击不同的窗口，保存不同的数据、文¢4.Modelsim的特点件）¢EditßSearch（查找波形和列表中的数值）ß其它用法与Office相近22、Modelsim菜单简介（续）2、Modelsim菜单简介（续）¢View¢SimulationßDebugWindows（显示各种子窗口）ßStartSimulation（进行仿真配置并开始仿真）ßSort（对波形窗口排序）ßRunTimeOptions（设单步运行时间和迭

5、代限ßSource（显示源文件的行数和语言模板）制）ßMemoryContents（显示和改变存储器的内容）ß其它选项和C语言的调试相似ßProperties（改变各窗口的显示属性）¢Tools¢CompileßWaveformCompare（波形比较）ßCompile（编译文件）ßCodeCoverage（代码覆盖率测试）ßCompileOptions（选择编译标准等）ßOptions（选择保存一些文件和脚本）ßEditPreferences（各个窗口的颜色和文字设置）2、Modelsim菜单简介（续）一、Mode

6、lsim简介¢WindowßLayouts（窗口的模式）¢1.Modelsim窗口简介ß其它是窗口的排列样式¢2.Modelsim菜单简介¢Help¢3.Modelsim功能仿真ßSEPDFDocumentation－>User’sManual¢4.Modelsim的特点ß其它帮助文档33、Modelsim功能仿真3、Modelsim功能仿真（续）¢仿真分为功能仿真，门级仿真，时序仿真。¢门级仿真(综合后仿真)¢功能仿真(前仿真,代码仿真)ß主旨在于验证电路的功能是否符合设计要求，ß使用综合软件综合后生成的门级网表进

7、行仿真，不加入网线时延的仿真就是门级仿真。可以检ß特点是不考虑电路门延迟与线延迟，主要是验证电路理想情况与设计意图是否一致。验综合后的功能是否满足功能要求，其速度比功能仿真要慢,比时序仿真要快。ß可综合FPGA代码是用RTL级代码语言描述的，其输入为RTL级代码与Testbench。V由于没有考虑布线的延时，不能反映真实的情况，所以通常可以略过这一步。V在设计的最初阶段发现问题,可节省大量的精力。3、Modelsim功能仿真（续）3、Modelsim功能仿真（续）¢后仿真（时序仿真）¢Modelsim仿真的主要步骤：

8、执行一个仿真前先建立一个单独的文件夹，ß后仿真也称为时序仿真或者布局布线后仿真，是指将当前路径修改到该文件夹下，后面的操作都电路已经映射到特定的工艺环境以后，综合考虑电在此文件夹下进行，以防止工程间的误操作。路的路径延迟与门延迟的影响，验证电路能否在一定时序条件下满足设计构想的过程，是否存在时序违规。ß1）建立库（有时可以映射库）ß输入文件为从