以fpga为基础之生物计算高速平台设计

《以fpga为基础之生物计算高速平台设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、以FPGA为基础之生物计算高速平台设计近年来，分子生物学发展快速，加上利用重组或扩展已有的蛋白质是预防疾病和药物设计的关基因组技术的研发，产生许多生物相关数键，因此计算器图学技术与计算方法至关重要。以几何、能据。这些大靖积累的数据需要适当的储量与活性等三大方向来探讨如何使用最小能量原理来改进药物存、组织，并且能够被加以分析、利用及搜设计中的分子对接过程之效能、加速药物设计时程与降低研发寻。因此，配合最近突飞猛进的信息科技，生成本是目前最迫切的课题。物信息学乃应运而生。生物信息学是结合基因蛋白质学及信息科技的为生物基因计算应用设计之FPGA系统新兴研究领域，其最终目标在发现

2、新的生物认知、厘清NVIDIA的CUDA平台，其拥有通过C语言来控制GPU的细胞各阶段的表现，以利人们对疾病和药物使用有更精确的了解。故其现阶段执行的任务有分析核酸序列、蛋白质序列、蛋开发环境，适合并行运算。在CUDA架构中，作DNA测白质结构、蛋白质家族及其生化反应等。序、短序列拼装，可发挥并行计算之优势，加速计算并生成三维基因图谱。其中，需要信息及半导体技术协助的研究包括：序列组合、序列分析、比较基因组学、计算基因遗传学、基因认Invitrogen和ActiveMotif两大生技公司也合作利用定、蛋白质三维结构分析、基因微数组芯片分析、分子演FPGA技术分析新一代的测

3、序数据。TimeLogic生物计算系化、药物设计等领域。统由一至多片的PCIExpressx1之FPGA板卡组成，其整合FPGA#I：I速器和基因组学算法，能将新发现的数据和已知的基因进行快速比对，处理速度等同于普通CPU的100倍以_[。在要求更高的蛋白质折迭仿真算法中，研究人员先以遗传算法来加速接合位置的几何搜寻；再以能量为重点，于实验中使用李亚普诺夫函数中的稳定理论来降低接合位置数，以便进一步增进分子对接的效能；同时使用NURBS曲线中的插入顶点与权重调整来加速分子系统达到最小能量状态；最后以各种不同的药物受体模型来做计算机仿真计图1计算机仿真蛋白质折迭过程需要大量

4、计算算，利用最小能量原理，判断出接近全局能量最小区域的对接状态之稳定度，并对其各种分子活性进行评估。高性能计算设备方能应付大量运算需求为了运用FPGA主芯片实现计算应用分子力场，以及配合LYAPUNOV指数求出降低分子对接的几何位置数量与稳测序是基因研究的基础，目前高通量基因测序设备及配定度，我们提出以图2中所示之系统架构来满足更高层级研套硬软件均依赖进口，如何让此核心技术生根关系着本土相究人员所需。关产业的发展。而此高性能的设备多用于以下两个主要应用一一如图2所示，单片系统的主要功能是将高速输入之数据，利、基因搜索及比对：将已知之DNA结构辨别标准输入计算器内，可判断样

5、本序列是否存在，以及此序列与不同物种间之用4组GigE网口，提供给后端FPGA进行序列比对处理。高DNA关联性；二、蛋白质折迭仿真及计算器辅助药物设计：硬件架构的核心部份为双DDR2SODIMM模块之mill74重子痤品t幂2010．8、^，、^，、Ⅳ．eepw．com．cn以FPGA为基础之生物计算高速平台设计_Multi—PortController，内存的管理单元及总线设计是提升整为了达成10Gb／s以上之HSMC接头传输，基板层中的体高速运算效能之关键。为了将序列比对时重要之Linked介电材料产生之传输损耗现象必需被考虑，因此我们透过List数据结构以硬件FPG

6、A实现，另外安排了特殊ZBT(ZeroHSPICE仿真来验证板材对损耗的影响。图4为仿真10inchBusTurnaround)SRAM以储存Pointer之部份。使两个读写的传输距离，传输10Gb／s时之眼图结果：总在线的子系统可以同时平行运作而不互相干扰，进而达到动态并行处理的效能。图4HSPICE眼图结果图5为最后依据多方研究人员需求，开发完成之FPGA平台。目前由台湾在蛋白质折迭及药物设计方面之专家进行算法加速上之测试。图2生物基因及蛋白质运算FPGA平台架构图由于PC主板以DMA方式收送软件处数据，为了符合要求，系统以PClExpressX8提供16Gb／s带宽

7、，系统并提供2个HSMC接头做为板一F-互连之高速接口，而HSMC接头的关键带宽由8对能承受10Gb／s之高速讯号线担任。以HSPICE仿真克服10Gb／s系统设计瓶颈高速FPGA开发平台的讯号完整性是系统成功与否之关键。因此在设计过程中，我们运用包含Hspice在内的多种仿图5FPGA系统实际成品照片真分析工具，通过对具体问题进行分析来优化零配件选择和设计折衷，如层迭结构、介电材料、讯号线拓朴结构、线长、线宽和阻抗匹配组件等，并根据仿真结果对设计进行调整，以便在设计时间内解决大多数的讯号完整性问题。对此平台细节有兴趣之读者，