计算机组成原理课后习题课(0001).doc

《计算机组成原理课后习题课(0001).doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、1．什么是指令周期？什么是机器周期？什么是时钟周期？三者之间的关系如何？指令周期是完成一条指令所需的时间。包括取指令、分析指令和执行指令所需的全部时间。机器周期也称为CPU周期，是指被确定为指令执行过程中的归一化基准时间，通常等于取指时间（或访存时间）。时钟周期是时钟频率的倒数，也可称为节拍脉冲或T周期，是处理操作的最基本单位。一个指令周期由若干个机器周期组成，每个机器周期又由若干个时钟周期组成。2．描述外设进行DMA操作的过程及DMA方式的主要优点。(1)外设发出DMA请求(2)CPU响应请求，DMA控制器从CPU接管总线的控制(3)由DMA控制器执行数据传送

2、操作(4)向CPU报告DMA操作结束(5)主要优点是数据传送速度快3．某机指令格式如图所示：OPXD15109870图中X为寻址特征位，且X=0时，不变址；X=1时，用变址寄存器X1进行变址；X=2时，用变址寄存器X2进行变址；X=3时，相对寻址。设（PC）=1234H，（X1）=0037H,(X2)=1122H，请确定下列指令的有效地址（均用十六进制表示，H表示十六进制）(1)4420H(2)2244H(3)1322H(4)3521H(5)6723H答：（1）0020H（2）1166H（3）1256H（4）0058H（5）1257H4．浮点数格式如下：1位阶符

3、，6位阶码，1位数符，8位尾数，请写出浮点数所能表示的范围（只考虑正数值）。最小值2-111111×0.00000001最大值2111111×0.111111115．现有一64K×2位的存储器芯片，欲设计具有同样存储容量的芯片，应如何安排地址线和数据线引脚的数目，使两者之和最小。并说明有几种解答。设地址线x根，数据线y根，则2x·y=64K×2若y=1x=17y=2x=16y=4x=15y=8x=14因此，当数据线为1或2时，引脚之和为18。共有2种解答6．异步通信方式传送ASCII码，数据位8位，奇校验1位，停止位1位。计算当波特率为4800时，字符传送的速率

4、是多少？每个数据位的时间长度是多少？数据位的传送速率是多少？每个字符格式包含十个位，因此字符传送速率4800波特/10=480字符/秒每个数据位时间长度T=1/4800=0.208ms数据位传送速率8×480=3840位/秒7．试说明总线结构对计算机系统性能的影响。(1)最大存储容量单总线系统中，最大内存容量必须小于由计算机字长所决定的可能的地址总线。双总线系统中，存储容量不会受到外围设备数量的影响（2）指令系统双总线系统，必须有专门的I/O指令系统单总线系统，访问内存和I/O使用相同指令（3）吞吐量总线数量越多，吞吐能力越大8.CPU结构如图所示，其中一个累加

5、寄存器AC，一个状态条件寄存器和其它四个寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。(1)标明图中四个寄存器的名称。(2)简述指令从主存取到控制器的数据通路。(3)数据在运算器和主存之间进行存/取访问的数据通路。图C3.1答：（1）a为数据缓冲寄存器DR，b为指令寄存器IR，c为主存地址寄存器，d为程序计数器PC（2）主存→缓冲寄存器DR→指令寄存器IR→操作控制器（3）存储器读：M→DR→ALU→AC存储器写：AC→DR→M8.指令格式如下所示，其中OP为操作码，试分析指令格式特点：15107430OP源寄存器目标寄存器解：（1）操作数字段OP

6、可以指定64种基本操作（2）单字长（16位）=地址指令（3）源寄存器和目标寄存器都是通用寄存器（各指定16个），所以是RR型指令，两个操作数均在通用寄存器中（4）这种指令结构常用于算术/逻辑运算类运算指令，执行速度最快。9.总线的一次信息传送过程大致分哪几个阶段？若采用同步定时协议，画出读数据的同步时序图。答：分五个阶段：总线请求，总线仲裁，寻址（目的地址），信息传送，状态返回（或错误报告）。时序图：图C3.310.举出三种中断向量产生的方法。答：（1）由编码电路实现，直接产生。（2）由硬件产生一个“位移量”，再加上CPU某寄存器里存放的基地址（3）向量地址转移

7、法：由优先级编码电路产生对应的固定地址码，其地址中存放的是转移指令，通过转移指令可以转入设备各自的中断服务程序入口。11.CD－ROM光盘的外缘有5mm的范围因记录数据困难，一般不使用，故标准的播放时间为60分钟。请计算模式2情况下光盘存储容量是多少？解：扇区总数=60×60×75=270000模式2存放声音、图像等多媒体数据，其存储容量为270000×2336/1024/1024=601MB12.A、B、C是采用中断方式交换信息的与主机连接的三台设备，它们的中断响应的先后次序为A→B→C→CPU，若使中断处理的次序为B→C→A→CPU，则它们的中断屏蔽码应如何

8、设置？若CPU在运行主程