基于ez—usb电机换向器跳动量检测系统设计

基于ez—usb电机换向器跳动量检测系统设计

ID:5388808

大小:367.52 KB

页数:5页

时间:2017-12-08

基于ez—usb电机换向器跳动量检测系统设计_第1页
基于ez—usb电机换向器跳动量检测系统设计_第2页
基于ez—usb电机换向器跳动量检测系统设计_第3页
基于ez—usb电机换向器跳动量检测系统设计_第4页
基于ez—usb电机换向器跳动量检测系统设计_第5页
资源描述:

《基于ez—usb电机换向器跳动量检测系统设计》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、·智能控制技术·赵海洋赵转萍张雷基于EZ—USB的电机换向器跳动量检⋯⋯49基于EZ—USB的电机换向器跳动量检测系统设计赵海洋,赵转萍,张雷(南京航空航天大学机电学院,江苏南京210016)摘要i为了解决电机换向器跳动量在线检测的问题,设计了便携式电机换向器跳动量检测系统。系统采用具有方便、快速传输特性的USB作为通信接口,利用传感器采集换向器回转径向跳动量信号,通过16位A/I)转换器AD976进行模数转换,利用EZ—USB的通用可编程接口(GPIF)作为FIFO的主控制器,将采集到的信号快速传输到上位机,并做检测分析。关键词:EZ—USB;GPIF;

2、CPLD;固件程序中图分类号:TP27文献标识码:A文章编号:1672—1616(2012)05—0049一O5换向器是电机的关键部件之一。电机换向器USBFX2系列芯片⋯1。EZ—USBFX2是一款集的表面光洁度直接影响电机产品的质量,电机运行成USB2.0收发器的微控制器,内部结构如图1所时火花、碳刷的磨损和寿命均和它有关。目前大多示。该系列芯片集成了USB2.0收发器、串行接口数厂家对切削后质量的控制仅仅是根据经验,这就引擎(SIE)、带8.5KB片上RAM的增强型高速给产品质量的稳定性埋下了隐患。国内知名公司8051单片机、4KB的FIFO存储器以

3、及通用可编使用的进口设备能够很好地解决这个问题,但其价程接口等模块。格又不是普通厂家所能接受的。因此开发一种低系统设计主要包括硬件电路设计、固件程序设成本、方便、快捷的检测设备成为国内一些电机厂计、驱动程序设计和上位机应用程序设计。系统具商普遍的需求。有输入信号可编程的功能,能够完成对8路16位数据的高速采集和传送,并可以在PC机上进行实1系统的方案论证时波形显示和波形回放等。针对换向器片间、片内跳动量的检测,该系统的技术指标如下:片内公差2m,片间公差3m,2系统的硬件设计测量系统的不确定度为+0.2/一0.2m,系统如图2所示,跳动量检测系统的硬件设计

4、主要分辨率为0.02/~m。包括3个模块:多路信号的A/D转换模块、控制模USB2.0接口具有便捷、易扩展、低成本、抗干块和USB2.0的通信模块。多路信号的A/D转换扰等特点。CY7C68013是Cypress公司的Ez一模块采用AD公司的16位AD976;控制模块采用~⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯一一图1EZ—USBFX2的56引脚简化框图收稿日期:2011—09—15作者简介:赵海洋(1984一),男,黑龙江双鸭山人,南京航空航天大学硕士研究生,主要研究方向为计算机辅助测控。2012年3月中国制造业信息化第41卷第5期ALTER公司的MAX7000系

5、列CPLD,使用Ver—指令,控制A/I)转换时序。AD976的数据线与外ilogHDL语言编程可灵活地实现对AD时序、电机部独立的FIFO存储器相连,最终与EZ—USB的等外围设备的控制;USB2.0的接1:3模块采用Cy—并行数据接口相连。press公司的EZ—USBFX2(CY7C68013)芯片实在)976的电路中设计有AD780芯片,该芯现高速传输,其中的通用可编程接口(GPIF)是一片不仅为AD976提供2.5V参考电压,还可以提个对于FX2端点FIFO的内部主控制器,不需要经高AD976的转换精度,降低温度漂移和输出噪声。过CPU的控制即可独

6、立完成数据的上传下载。网络信号端SINGLE为模拟信号输入端,BUSY、CS、R/C为模数转换的控制端,由CPLD控制。CS为片选信号端,低电平有效。AD976用R/C和CS控制其转换过程{3。R/一C的下~降沿将取样/保持转为保持状态,在CS的下降沿开始转换,BUSY信号变为低,并保持到转换完成,BUSY上升沿将输出数据锁存在输出寄存器,输出数据有效。当R/图2系统框图C为高,CS的下降沿输出数据。CS为高时,数据2.1A/I)模块输出端为高阻态。图3所示为A1)976的转换时AD976的最高转换速率为lOOkb/s,电源电压序。其中:R/C置低到CS有

7、效的时间延迟t12≥为5V,允许输入信号范围为一10V~+IOV,最大lOns;片选脉冲宽度t1≥50ns;CS有效到BUSY功耗为100m_W。系统通过CPLD向AD976发出变低延迟t3≤83ns;BUZY时间t4≤8pts;转换时,//'///;l,/,/_/I1'//111///////,,,l+一fl—●t·一’、,1,/●L.-3一I’,I+f6X—一————HI.Z4fHI-2』LLIDt图3AD时序图间t7≤8/,s;读数据到总线延迟t14≤83ns。2.3通信接口模块2.2控制模块USB接口模块主要实现芯片为Cypress公司控制模块的设

8、计采用EZ—USBFX2作为主的CY7C68013,由它负责完成硬

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。