《EDA技术基础》复习资料.doc

《EDA技术基础》复习资料.doc

ID:55551228

大小:136.00 KB

页数:18页

时间:2020-05-16

《EDA技术基础》复习资料.doc_第1页
《EDA技术基础》复习资料.doc_第2页
《EDA技术基础》复习资料.doc_第3页
《EDA技术基础》复习资料.doc_第4页
《EDA技术基础》复习资料.doc_第5页
资源描述:

《《EDA技术基础》复习资料.doc》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、EDA复习资料《EDA技术基础》题库及参考答案(试用版)目录一、填空题1二、单选题5三、简答题10四、应用题11五、上机实验题15一、填空题1.现代电子技术经历了CAD、CAE和EDA三个主要的发展阶段。2.EDA技术包括大规模可编程器件、硬件描述语言HDL、EDA工具软件和实验开发系统四大要素。3.EDA的设计输入主要包括文本输入方式、图形输入方式和波形输入方式三种形式。4.目前已经成为IEEE标准、应用最为广泛的硬件描述语言有VHDL和VerilogHDL。仿真是一种对所设计电路进行间接检测的方法,包括_功能仿真和_时序仿真。5.层次化设计是将一个大的设计项目分解为

2、若干个子项目或若干个层次来完成的。先从底层的电路设计开始,然后在___高层次___的设计中逐级调用低层次的设计结果,直至实现系统电路的设计。6.用HDL设计的电路,既可以被高层次的系统调用,成为系统的一部分,也可以作为一个电路的功能块独立存在和独立运行____。7.可编程逻辑器件从结构上可分为乘积项结构器件和查找表结构器件。8.PLD(FPGA、CLPD)种类繁多,特点各异。共同之处包括的三大部分是逻辑块阵列、输入/输出块和互连资源。9.FPGA两类配置下载方式是主动配置方式和被动配置方式。10.QuartusII是EDA器件制造商Altera公司自己开发的___EDA

3、工具___软件。11.QuartusII工具软件安装成功后、第一次运行前,还必授权。12.QuartusII支持原理图、__文本和波形等不同的编辑方式。13.在QuartusII集成环境下,设计文件不能直接保存在计算机磁盘根目录中,因此设计者在进入设计之前,应当在磁盘根目录中建立保存设计文件的工程目录(文件夹)。14.在QuartusII集成环境下执行原理图输入设计法,应选择___模块/原理图文件(BlockDiagram/SchematicFile).__方法,设计文件的扩展名是__.bdf_______。15.无论何种设计环境,VHDL设计文件都__.vhd__

4、_____的扩展名保存,而VerilogHDL设计文件应以__.v_______的扩展名保存。16.设计文件输入结束后一定要通过编译(Compiler),检查设计文件是否正确。17.在QuartusII集成环境下可以执行CreateDefaultSymbol命令,为设计文件创建一个元件符号。这个元件符号的扩展名为.bsf_____,它可以被其他图形设计文件调用,以实现多层次的系统电路设计。18.指定设计电路的输入/输出端口与目标芯片引脚的连接关系的过程称为__引脚锁定____。19.QuartusII中波形文件的扩展名是__.vwf_______。20.在完成设计电路的

5、输入/输出端口与目标芯片引脚的锁定后,再次对设计电路的仿真称为___时序仿真__或__后仿真___。21.以EDA方式实现的电路设计文件,最终可以编程下载到__FPGA__或_CPLD_芯片中,完成硬件设计和验证。22.在对设计文件编程下载时,需要选择的ByteBlaster(MV)编程方式,此编程方式对应计算机的___并行口编程下载通道,“MV”是混合电压的意思。23.一般将一个完整的VHDL程序称为设计实体。24.VHDL设计实体由库和程序包、实体、结构体、和配置等部分构成。其中___实体和结构体是设计实体的基本组成部分,它们可以构成最基本的VHDL程序。25.VH

6、DL的设计实体由实体声明部分和结构体组成。26.VHDL的实体声明部分指定了设计单元的输入/输出端口或引脚,它是设计实体对外的一个通信界面,是外界可以看到的部分;VHDL的结构体用来描述设计实体的逻辑结构和____逻辑功能,它由VHDL语句构成,是外界看不到的部分。1.VHDL的普通标识符(或称“短标识符”)必须以字母开头,后跟若干字母、数字或单个下划线构成,且不能以下划线结束。2.在VHDL中最常用的库是IEEE标准库,最常用的程序包是_(STD_LOGIC_1164)___。3.在VHDL的端口声明语句中,端口方向关键字包括_IN_、_OUT_、__INOUT__和

7、___BUFFER。4.在VHDL程序中,单个字符要用单引号括起来,字符串要用双引号括起来。5.VHDL的数据对象包括变量、常量和信号,它们是用来存放各种类型数据的容器。6.常数是程序中恒定不变的值,一般在程序前部声明,在VHDL中用CONSTANT__语句定义。7.VHDL的变量(VARIABLE)是一个局部量,只能在进程、函数和过程中声明和使用。8.VHDL的信号(SIGNAL)是一种数值容器,不仅可以容纳当前值,也可以保持历史值。9.VHDL的操作符包括___逻辑操作符_(LogicOperator)_、__关系操作符(Relati

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。