SOPC_系统设计实例.doc

SOPC_系统设计实例.doc

ID:55632254

大小:2.04 MB

页数:51页

时间:2020-05-21

SOPC_系统设计实例.doc_第1页
SOPC_系统设计实例.doc_第2页
SOPC_系统设计实例.doc_第3页
SOPC_系统设计实例.doc_第4页
SOPC_系统设计实例.doc_第5页
资源描述:

《SOPC_系统设计实例.doc》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、Sopc系统设计实例Sopc系统设计实例11sopc系统设计流程12SOPC系统设计实例21.建立工程32.建立顶层设计文件103.用SOPCBuilder建立一个新的SOPC硬件系统124.向系统中添加NiosII处理器145.添加片上存储器206.添加JTAGUART227.添加定时器248.添加自定义组件七段数码管控制器259.自动设置基地址3410.加入SystemID模块3411.生成系统3512.例化NiosII处理器3713.导入引脚分配3814.编译并下载设计4115.启动NiosIIIDE42

2、16.建立新工程4217.修改系统库属性4618.修改代码4719.编译并运行工程491sopc系统设计流程SOPC系统的设计流程如图1所示。设计者首先根据任务要求决定系统需求,然后用SOPCBuilder建立自己的SOPC系统,完成这项工作之后,硬件工程师和软件工程师可以开始协同工作。硬件工程师首先建立一个顶层设计文件,将生成的SOPC系统例化,并设置引脚分配,时序要求及其他设计约束,,然后编译硬件设计并将FPGA设计下载到目标板中。在硬件工程师工作的同时,软件工程师可以用NiosIIIDE开发应用软件,并在

3、NiosIIIDE中使用NiosII指令仿真器(ISS)运行并调试软件,等硬件工程师把硬件设计下载到目标板中之后,软件工程师将可执行软件下载到目标板上的NiosII系统中,并在目标板上运行调试软件,如果发现软件设计不满足设计要求,则再改进硬件和软件的设计。分析系统要求在SOPCBuilder中定义并生成系统将SOPCBuilder系统集成到QuartusII工程中设计引脚分配,时序要求及其他设计约束编译硬件设计将FPGA设计下载到目标板中用NiosIIIDE开发环境在NiosIIIDE中使用ISS运行,调试软件

4、将可执行软件下载到目标板上的NiosII系统中在目标板上运行、调试系统改进软/硬件设计图1sopc系统设计流程2SOPC系统设计实例用SOPC系统在DE2平台上实现一个计数器。先在DE2平台上建立SOPC系统的硬件,这个系统包括一个NIosII/s嵌入式处理器、存储器、一个JTAGUART及一个定时器,一个ID模块。另外,我们将加入一个自定义组件,实现对DE2平台上七段数码管的控制。1.建立工程启动QuartusII软件,用New>NewProjectWizard…菜单在QuartusII中新建一个工程,本例中

5、将工程的工作目录设定在G:DE2,工程的名称为niosii,如图4所示,如果是希望使用自己已有的工程,则点击图4中所示的UsingExistingProjectSetting按钮,,但是在本例中不需要添加已有工程的配置。按下next后,器件中选择EP2C35F672C6,向导完成后的汇总界面如图8所示。图2QuartusII启动界面图3图4图5图6图7图8图92.建立顶层设计文件建立工程之后,需要为工程建立一个顶层设计文件,这个设计文件的名称应该与工程的名称完全一致,设计文件可以是QuartusII允许的各种

6、设计输入格式的文件,如VerilogHDL、VHDL、AHDL及原理图设计文件等。在本例中使用原理图设计文件。用File>New菜单建立一个新文件,选择BlockDiagram/SchematicFile文件,文件名称与工程名称保持一致,为niosii。保存新建的文件。图10图11图123.用SOPCBuilder建立一个新的SOPC硬件系统单击工具按钮或者是Tool>SOPCBuilder菜单启动SOPCBuilder。如图13所示,输入新系统的名称为nios_ii_system,当然也可以输入其他名称,但是

7、应该注意,所有的名称中都不能出现空格。TargetHDL选项可以选择Verilog,也可以选择VHDL,这里选择Verilog。按OK按钮,进入到SOPCBuilder的主界面,如图15所示。图13图14图154.向系统中添加NiosII处理器在SOPCBuilder左侧的组件列表中,选择NiosIIProcessor,,按鼠标右键,在弹出的菜单中选择AddNewNiosIIProcessor,显示如图17所示的NiosII处理器的配置界面。选择NiosII/s作为本设计的处理器,从界面上可以看到,NiosII

8、/s占用约1200~1400个逻辑单元,2个M4KRAM块。由于可以添加指令缓存,缓存需要占用额外的M4KRAM块,因此NiosII/s比NiosII/e相比,增加了指令缓存、分支预测、硬件乘法器及硬件除法器。NiosII/s的最好性能可达25MIPS.按下Next按钮,设置处理器的指令缓存和紧密耦合指令存储器,如图18所示,选择指令缓存为2K字节,不使用紧密耦合指令存储器。按下Nex

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。