电工与电子技术教学课件作者张文兵第九章.ppt

电工与电子技术教学课件作者张文兵第九章.ppt

ID:55784584

大小:1.03 MB

页数:27页

时间:2020-06-01

电工与电子技术教学课件作者张文兵第九章.ppt_第1页
电工与电子技术教学课件作者张文兵第九章.ppt_第2页
电工与电子技术教学课件作者张文兵第九章.ppt_第3页
电工与电子技术教学课件作者张文兵第九章.ppt_第4页
电工与电子技术教学课件作者张文兵第九章.ppt_第5页
资源描述:

《电工与电子技术教学课件作者张文兵第九章.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第九章触发器和时序逻辑电路第一节数字电路基础第二节同步RS触发器第三节集成触发器第四节时序逻辑电路返回第一节数字电路基础触发器是构成时序逻辑电路的基本逻辑部件,它有两个稳定的状态:0状态和i状态。在不同的输入情况下,它可以被置成。状态或i状态;当输入信号消失后,所置成的状态能够保持不变。因此,触发器可以记忆i位二值信号。1.基本RS触发器的基本结构及逻辑符号(见表9一1)2.基本RS触发器的工作原理及特点基本RS触发器有两个信号输出端Q和Q,正常工作时状态相反。Q=O,Q=1的状态称。状态,Q=i,Q=o的状态称i状

2、态。信号输入端,低电平有效,即0电平有可能使触发器翻转。一般把触发器接收输入信号之前的状态,也就是触发器原来的稳定状态称为现态;把触发器接收输入信号之后所处的新的稳定状态称为次态。RS触发器的工作原理如表9一2所示。下一页返回第一节数字电路基础3.波形图触发器输入信号取值和状态之间对应关系的图形称为波形图,如图9一1所示上一页返回第二节同步RS触发器基本RS触发器的特点是输出状态直接受控制端信号的控制。只要控制端加有置0或置1的信号,输出状态就随之变化。而实际中往往要求触发器的状态不仅仅受R,S端信号的控制,还要求按

3、一定的时间把R,S端的状态反映到输出端。这就要再增加一个输入控制端,只有这个控制端有控制信号时,触发器才能动作。至于触发器转换到什么状态,仍由输入端R和S的信号决定。采用这种触发方式的触发器称为同步RS触发器。1.同步RS触发器的实物图、基本结构及逻辑符号同步RS触发器仍可由74IS00组成,其实物图、基本结构及逻辑符号如表9一3所示。2.同步RS触发器的特点"CP=0时,R=S=1,触发器保持原来状态不变;"CP=1时,工作情况与基本RS触发器相同。3.波形图同步RS触发器的波形图如图9一2所示。返回第三节集成触发

4、器集成触发器有TTL集成时钟触发器,也有CMOS集成时钟触发器,虽然它们的内部结构有所不同,但是外部功能是相同的。常用的集成触发器有JK触发器、集成D触发器等。1.集成触发器的触发方式前面所讲的时钟触发器一同步,RS触发器在CP高电平期间,若RS的状态连续变化,其触发器的状态会产生翻转两次以上的现象,称为空翻。时钟触发器的翻转必须在时钟脉冲作用时进行,而时钟脉冲一般可分为4个阶段:上升沿、高电平、下降沿和低电平,因此触发器的触发方式也有多种,如表9一4所示。2.JK触发器(1)集成JK触发器的基本知识集成JK触发器的

5、实物图、引脚排列图、逻辑符号及说明如表9一5所示。下一页返回第三节集成触发器(2)集成JK触发器的逻辑功能及相应特点(见表9一6)(3)波形图当触发器的初态为“0”时,如果已知JK触发器的CP脉冲,J,K端的输入波形,则Q端的输出波形如图9一3所示。3.集成D触发器(1)集成D触发器的基本知识集成D触发器的逻辑符号及说明如表9-7所示。(2)集成D触发器的逻辑功能及相应特点对于D触发器来说,D值不同,触发器的逻辑功能也不同。集成D触发器的逻辑功能及相应特点如表9一8所示。(3)波形图当触发器的初态为“1”时,如果已知

6、D触发器的CP脉冲、D端的输入波形,则Q端的输出波形如图9-4所示。上一页返回第四节时序逻辑电路时序逻辑电路广泛应用于计算机及数字系统中。时序逻辑电路按逻辑功能分有计数器、寄存器、移位寄存器、读/写存储器、顺序脉冲发生器等;按其触发方式可分为同步时序逻辑电路和异步时序逻辑电路两类。1.异步计数器(1)异步计数器的基本知识74IS290为常用的异步计数器芯片,以下将以此型号的芯片为例来介绍异步计数器的相关知识。74IS290的引脚排列图、逻辑符号及说明如表9-9所示。(2)异步计数器74IS290的逻辑功能(见表9一1

7、0)图9一5为按十进制计数的连接电路图。2.移位寄存器(1)移位寄存器的基本知识74IS194为常用的移位寄存器,以下将以此型号的寄存器为例来介绍移位寄存器的基本知识。74IS194移位寄存器的引脚排列图及说明如表9一11所示。下一页返回第四节时序逻辑电路(2)移位寄存器的逻辑功能74LS194移位寄存器的逻辑功能如表9一12所示。(3)移位寄存器的应用如图9-6所示为由74IS194构成的环形计数器,其工作波形如图9一7所示。综上所述,74LS194移位寄存器具有清零、保持、送数、左移和右移的功能,可构成移位寄存型

8、计数器、顺序脉冲发生器和串行累加器;还可用作数据转换,即把串行数据转换为并行数据或把并行数据转换为串行数据等。上一页返回表9一1基本RS触发器的基本结构及逻辑符号返回表9一2RS触发器的工作原理及逻辑功能返回图9一1基本RS触发器的波形图返回表9一3同步RS触发器的基本结构及逻辑符号返回图9一2同步RS触发器的波形图返回表9一4触发器的触发方式

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。