资源描述：
《基于ARM7TDMI的SoC芯片的FPGA验证平台设计.pdf》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。
1、第30卷第9期电子工程师Vol.30No.92004年9月ELECTRONICENGINEERSep.2004基于ARM7TDMI的SoC芯片的FPGA验证平台设计李建昌,赵博生,鲍胜荣,钟锐(东南大学国家专用集成电路系统工程技术研究中心,江苏省南京市210096)【摘要】针对片上系统(SoC)开发周期较长和现场可编程门阵列(FPGA)可重用的特点,设计了基于ARM7TDMI处理器核的SoC的FPGA验证平台,介绍了怎样利用该平台进行软硬件协同设计、IP核验证、底层硬件驱动和实时操作系统设计验证。使用该平台通过软硬件协同设计,能够加快
2、SoC系统的开发。整个系统原理清晰,结构简单,扩展灵活、方便。关键词:SoC,FPGA,软硬件协同设计,验证平台,ARM7TDMI中图分类号:TN492Bridge、(外部存储器接口EMI)、通用串行总线(USB)客0引言户端控制器、液晶显示器(LCD)控制器、多媒体加速器随着片上系统(SoC)设计的复杂度和性能要求的(MMA)、AC97控制器、通用串口/红外(UART/IrDA)、不断提高,软硬件协同设计(Hardware/SoftwareCo2de2通用定时器/脉宽调制器(TIMER/PWM)、中断控制器sign)贯穿于SoC设计
3、的始终。软硬件协同设计是一个(INTC)、同步外设接口(SPI)、实时时钟(RTC/WD)、时以性能和实现成本为尺度的循环优化过程,验证设计钟和功耗管理单元(PMU)。是其中必不可少的重要环节。目前大多数公司提供的开发验证系统(开发板)存在两个弱点:一是开发板的性能、规模难以根据特定的设计需求灵活、自由地调节;二是开发板的功能大多数只能进行软件代码的调试,即使ARM公司提供的开发平台也只能调试部分硬件。这两个弱点均在一定程度上限制了软硬件划分的探索空间,使所设计的SoC不能获得更佳结构实现的能力。本文利用现场可编程门阵列(FPGA)重
4、用性好、现图1SoC的系统架构场灵活性好的优势,开发一个能进行详细的行为监测和分析的实时运行验证平台,实现软硬件的紧密和灵图2是该SoC验证平台的结构框图,选用Altera活耦合,从而克服上述结构的弱点,以全实时方式运行公司的APEX20K1500E作为验证SoC用的FPGA,该器协同设计所产生的硬件代码和软件代码,构成一个可件由一系列的MegaLAB结构构成,每个结构包含一组独立运行、可现场监测的验证平台。这样,不但能够提逻辑阵列块(LAB)、一个嵌入式系统块(ESB)及一个在高SoC流片成功率,加快SoC的开发,而且可以降低整Me
5、gaLAB结构内提供信号通道的MegaLAB互连。在个SoC应用系统的开发成本。MegaLAB结构和I/O引脚间的信号布线通过Fast-Track互连实现。另外,靠边的LAB能被I/O引脚通过1验证平台的设计[1]局部互连驱动。该器件有如下特点:具有多核结构,1.1系统设计支持可编程单芯片系统(SOPC),密度高,专为低电压图1是我们设计的SoC系统架构,选用了应用设计,最多带4个锁相环的时钟管理电路,多达8ARM7TDMI处理器核,它是一个RISC体系的32位路全局时钟信号,每个I/O引脚具有独特的三态输出CPU,具有功耗低、性价比
6、高、代码密度高三大特色使能控制及可编程压摆率控制[1,2]。使用该器件作为(ARM公司本身不生产芯片,普通用户无法获得ARMAMBA总线模块、DMA控制模块、EMI模块、USB模块可综合的CPU核),包括AMBA总线、DMA控制器和及LCD控制模块等多个IP模块的硬件载体,与ARM7TDMI处理器构成了一个SoC的验证系收稿日期:2004206202;修回日期:2004207212·6·第30卷第9期李建昌,等:基于ARM7TDMI的SoC芯片的FPGA验证平台设计·微电子与基础产品·统。图2中外围电路的主要功能是验证SoC中各个接用
7、IP的芯片APEX20K,也需要提供至少2个时钟(FP2口IP模块能否与ARM7TDMI核、外部接口单元、硬件GA2CLK1和FPGA2CLK2);用做配置芯片的PLD也需驱动软件和实时操作系统协调高效地工作。由于接口要提供一个时钟(PLD2CLK);各个FPGA和整个FPGA(如USB接口、UART/IrDA接口、SPI和LCD接口等)电电路设计都采用全局时钟控制方式,所有的时钟都是路结构比较简单,且很多资料都有介绍,在设计时,除由ICS525201芯片产生,该芯片是一种可调时钟芯片。了注意通用的设计规则和印制电路板(PCB)布局布
8、线外,没有特别的要求(总结构框图中所有外围电路都在该开发验证系统中调试成功),同时,为了便于分析各个被验证的IP模块在任意时刻的状态,我们将APEX20K1500E的大多数I/O引脚都引出到PCB上,以方便SoC开发人员
