DDR系列基础知识讲解.ppt

《DDR系列基础知识讲解.ppt》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、DDR系列基础知识讲解目录DDR的种类DDR的发展名词解析DDR特性分析图形解析DDR性能比较DDR3基础知识讲解DDR未来展望2011-7-18DDR的种类DDRSDRAM：DoubleDataRateSynchronousDynamicRandomAccessMemory，双倍数据率同步动态随机存取存储器；DDR2SDRAM：Double-Data-RateTwoSynchronousDynamicRandomAccessMemory，第二代双倍数据率同步动态随机存取存储器；DDR3SDRAM：Double-Data-RateThreeSync

2、hronousDynamicRandomAccessMemory，第三代双倍数据率同步动态随机存取存储器；DDR4SDRAM：Double-Data-RateFourthSynchronousDynamicRandomAccessMemory，第四代双倍数据率同步动态随机存取存储器。2011-7-18DDR的发展三星公司制造出DDR系列的时间1997年DDR2001年DDR22005年DDR32011年DDR4DDR的发展SDRAMDDR的发展DDRDDR的发展DDR2DDR的发展DDR3DDR的发展DDR4DDR的发展DDRSDRAM可在一个时钟

3、周期内传送两次数据DDR的发展内存核心频率与数据传输率的比较DDR的发展DDR数据传输速度为系统钟频率的两倍，能在选通脉冲的上升沿和下降沿传输数据DDR芯片和模块标准名称I/O总线时钟频率(MHz)周期（ns）存储器时钟频率(MHz)数据速率(MT/s)传输方式模块名称极限传输率(MIB/S)DDR-20010010100200并行传输PC-16001600DDR-2661337.5133266并行传输PC-21002100DDR-3331666166333并行传输PC-27002700DDR-4002005200400并行传输PC-3200320

4、0DDR的发展DDR2的数据传输速度为系统时钟频率的四倍DDR2芯片和模块标准名称I/O总线时钟频率(MHz)周期(ns)存储器时钟频率(MHz)数据速率(MT/s)传输方式模块名称极限传输率(GIB/S)比特宽(bit)DDR2-40020010100400并行传输PC2-32003.264DDR2-5332667.5133533并行传输PC2-4200PC2-43004.364DDR2-6673336166667并行传输PC2-5300PC2-54005.364DDR2-8004005200800并行传输PC2-64006.464DDR2-10

5、665333.752661066并行传输PC2-85008.564DDR的发展DDR3的数据传输速度为系统时钟频率的8倍DDR3芯片和模块标准名称I/O总线时钟频率(MHz)周期(ns)存储器时钟频率(MHz)数据速率(MT/s)传输方式模块名称极限传输率(GIB/S)比特宽(bit)DDR3-80040010100800并行传输PC3-64006.464DDR3-106653315/21331066并行传输PC3-85008.564DDR3-133366761661333并行传输PC3-1060010.664DDR3-16008005200160

6、0并行传输PC3-1280012.864DDR3-186693330/72331866并行传输PC3-1490014.964DDR3-2133106615/42662133并行传输PC3-1700017.064DDR的发展Samsung-DDR数据传输速率与供电电压的走势DDR的发展Samsung-DDR的带宽与数据传输率上升轨迹名词解析RAS：RowAddressStrobe，行地址选通脉冲；CAS：ColumnAddressStrobe，列地址选通脉冲；tRCD：RAStoCASDelay，RAS至CAS延迟；CL：CASLatency，CAS

7、潜伏期（又称读取潜伏期），从CAS与读取命令发出到第一笔数据输出的时间段；RL：ReadLatency,读取潜伏期；tAC：AccessTimefromCLK,时钟触发后的访问时间，从数据I/O总线上有数据输出之前的一个时钟上升沿开始到数据传到I/O总线上止的这段时间；2011-7-18名词解析tWR：WriteRecoveryTime,写回，保证数据的可靠写入而留出足够的写入/校正时间，被用来表明对同一个bank的最后有效操作到预充电命令之间的时间量；BL：BurstLengths,突发长度，突发是指在同一行中相邻的存储单元连续进行数据传输的方式

8、，连续传输所涉及到存储单元（列）的数量就是突发长度(SDRAM)，在DDRSDRAM中指连续传输的周期数；Precharg