中规模集成电路的应用.ppt

中规模集成电路的应用.ppt

ID:56459271

大小:3.73 MB

页数:121页

时间:2020-06-18

中规模集成电路的应用.ppt_第1页
中规模集成电路的应用.ppt_第2页
中规模集成电路的应用.ppt_第3页
中规模集成电路的应用.ppt_第4页
中规模集成电路的应用.ppt_第5页
资源描述:

《中规模集成电路的应用.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第七章中规模通用集成电路及其应用第七章中规模通用集成电路及其应用本章知识要点:●熟悉常用中规模通用集成电路的逻辑符号、基本 逻辑功能、外部特性和使用方法;●用常用中规模通用集成电路作为基本部件,恰当 地、灵活地、充分地利用它们完成各种逻辑电路 的设计,有效地实现各种逻辑功能。第七章中规模通用集成电路及其应用2主要内容中规模通用集成电路概述常用中规模组合逻辑电路常用中规模时序逻辑电路常用中规模信号产生与变换电路第七章中规模通用集成电路及其应用37.1概述1.集成电路分类第七章中规模通用集成电路及其应用SSI(SmallScaleIntegra

2、tion)MSI(MediumScaleIntegration)LSI(LargeScaleIntegration)VLSI(VeryLargeScaleIntegration)或SLSI(SuperLargeScaleIntegration)器件的集成逻辑部件的集成数字子系统或整个数字系统的集成4第七章中规模通用集成电路及其应用2.MSI、LSI与SSI相比,具有以下优点(1)体积缩小(2)功耗低、速度快(3)可靠性高(4)抗干扰能力强(5)易于设计、调试和维护5第七章中规模通用集成电路及其应用3.设计MSI应考虑的问题(1)通用性(可以

3、实现多种功能)(2)能自扩展(3)具有兼容性(4)封装电路的功耗小(5)向输入信号索取电流要小(6)充分利用封装的引线6第七章中规模通用集成电路及其应用7.2常用中规模组合逻辑电路使用最广泛的中规模组合逻辑集成电路有二进制并行加法器、译码器、编码器、多路选择器和多路分配器等。7.2.1加法器全加:每位二进制相加时,除了本位相加外,还要考虑相邻低位的进位值,这种运算称之为“全加”。7第七章中规模通用集成电路及其应用多位二进制的加法器可以用1位二进制的全加器实现加法器的分类:串行加法器并行加法器串行进位(并行)加法器超前进位(并行)加法器8第七

4、章中规模通用集成电路及其应用1.串行进位(并行)加法器由全加器级联构成,高位的进位输入依赖于低位的进位输出。进位信号逐级传递。缺点:运算速度较慢,而且位数越多,速度就越低。9第七章中规模通用集成电路及其应用如何提高加法器的运算速度?必须设法减小或去除由于进位信号逐级传送所花费的时间,使各位的进位直接由加数和被加数来决定,而不需依赖低位进位。根据这一思想设计的加法器称为超前进位(又称先行进位)二进制并行加法器。10四位二进制并行加法器的构成思想如下:2.超前进位二进制并行加法器:根据输入信号同时形成各位向高位的进位,然后同时产生各位的和。通常

5、又称为先行进位二进制并行加法器或者并行进位二进制并行加法器。典型芯片有四位二进制并行加法器74283。由全加器的结构可知,第i位全加器的进位输出函数表达式为第七章中规模通用集成电路及其应用当i=1、2、3、4时,可得到4位并行加法器各位的进位输出函数表达式为:令            (进位传递函数)(进位产生函数)则有第七章中规模通用集成电路及其应用由于C1~C4是Pi、Gi和C0的函数,即Ci=f(Pi,Gi,C0),而Pi、Gi又是Ai、Bi的函数,所以,在提供输入Ai、Bi和C0之后,可以同时产生C1~C4。通常将根据Pi、Gi和C

6、0形成C1~C4的逻辑电路称为先行进位发生器。三、四位二进制并行加法器的外部特性和逻辑符号第七章中规模通用集成电路及其应用图中,A4、A3、A2、A1-------二进制被加数;B4、B3、B2、B1-------二进制加数;F4、F3、F2、F1------相加产生的和数;C0--------------------来自低位的进位输入;FC4-------------------向高位的进位输出。二进制并行加法器除实现二进制加法运算外,还可实现代码转换、二进制减法运算、二进制乘法运算、十进制加法运算等功能。四、应用举例第七章中规模通用集

7、成电路及其应用第七章中规模通用集成电路及其应用例7.1用四位二进制并行加法器设计一个将8421BCD码转换成余3码的代码转换器。解:根据余3码的定义,余3码是由8421BCD码加3形成的。8421码0011余3码“0”15例7.2用4位二进制并行加法器设计一个4位二进制并行加法/减法器。解分析:根据问题要求,设减法采用补码运算,并令A=a4a3a2a1-----为被加数(或被减数);B=b4b3b2b1-----为加数(或减数);S=s4s3s2s1-----为和数(或差数);M----------为功能选择变量.当M=0时,执行A+B;

8、        当M=1时,执行A-B。第七章中规模通用集成电路及其应用由运算法则可归纳出电路功能为:当M=0时,执行a4a3a2a1+b4b3b2b1+0(A+B)当M=1时,

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。