串行接口介绍.ppt

串行接口介绍.ppt

ID:56459305

大小:1.23 MB

页数:29页

时间:2020-06-18

串行接口介绍.ppt_第1页
串行接口介绍.ppt_第2页
串行接口介绍.ppt_第3页
串行接口介绍.ppt_第4页
串行接口介绍.ppt_第5页
资源描述:

《串行接口介绍.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、串行接口介绍CellorCaoAudioStream串行通信的类型串行异步通信数据格式工作原理异步通信是以字符为单位传送的,每传送一个字符,以起始位作为开始标志,以停止位作为结束标志,字符之间的间隔(空闲)传送高电平。传送开始后,接收设备不断检测传输线上是否有起始位到来,当接收到一系列“1”后,检测到第一个“0”,说明起始位出现,就开始接收所规定的数据位、奇偶校验位及停止位。经过接收器处理,将停止位去掉,把数据位拼装成为一个字节数据,经校验无误,则接收完毕。1/0111/01/01/01/01/01/01/01/0第n个字符5~8位数据奇偶校验位停止位起始位起

2、始位1/01/001/01/0低位高位停止位奇偶校验位第(n-1)个字符第(n+1)个字符串行通信的类型串行同步通信数据格式工作原理:在通信协议中,通信双方约定同步字符的编码格式和同步字符的个数。在传送过程中,接收设备首先搜索同步字符,与事先约定的同步字符进行比较,如比较相同,则说明同步字符已经到来,接收方就开始接收数据,并按规定的数据长度拼装成一个个数据字节,直至整个数据块接收完毕,经校验无误传送错误时,结束一帧信息的传送。(接收设备和发送设备必须使用同一时钟)同步字符数据1数据2…数据n校验字符1校验字符2UART定义:通用异步收发器(UART:Unive

3、rsalAsynchronousReceiver/Transmitter)是一种串行接口,用于控制计算机与串行设备。它提供了一种简单的途径,使两个器件无需共享一个时钟信号就能进行通信。类型硬件UART:控制计算机与串行设备的芯片软件UART:控制计算机与串行设备的程序功能(硬件):由计算机内部传送过来的并行数据转换为输出的串行数据流,把计算机外部来的串行数据转换为并行数据,供计算机内部使用并行数据的器件使用。输出的串行数据流中加入奇偶校验位,并对从外部接收的数据流进行奇偶校验。在输出数据流中加入启停标记,并从接收数据流中删除启停标记。处理由键盘或鼠标发出的中断

4、信号(键盘和鼠票也是串行设备)。可以处理计算机与外部串行设备的同步管理问题。UARTUARTINS8250的内部结构UART数据缓冲寄存器读/写控制逻辑数据发送器数据接受器波特率发生器MODEM控制逻辑中断控制器8T16T16T…时钟(RCLK)16T确定已检测到起始位检测数据位起始位数据线(SIN)D0D116T…起始位和数据位的采样时序UARTUARTINS8250的引脚信号D0D1D3D4D5D6D7RCLKSINSOUTCS0CS1/CS2/BAUDOUTXTAL1XTAL2/DOSTRDOSTRDOSTRVCCRI/DCD/DSR/CTSMR/OUT

5、1/DTR/RTS/OUT2INTRNCA0A1A2/ADSCSOUTDDISDISTRD2/DISTRI2C总线含义:I2C(Inter-IntegratedCircuit)总线是一种由PHILIPS公司开发的两线式(数据线SDA和时钟线SCL)串行总线,用于连接微控制器及其外围设备。特点:简单性有效性多主控性I2C总线工作原理总线构成:I2C总线是由数据线SDA和时钟SCL构成的串行总线,可发送和接收数据。各种被控制电路均并联在这条总线上,每个电路和模块都有唯一的地址,在信息的传输过程中,器件发送数据到总线上,则定义为发送器,器件接收数据则定义为接收器,I

6、2C总线上并接的每一模块电路既是主控器(或被控器),又是发送器(或接收器)。主控器件通常为微控制器I2C总线信号类型开始信号:SCL为高电平时,SDA由高电平向低电平跳变,开始传送数据结束信号:SCL为低电平时,SDA由低电平向高电平跳变,结束传送数据应答信号:接收数据的IC在接收到8bit数据后,向发送数据的IC发出特定的低电平脉冲,表示已收到数据。CPU向受控单元发出一个信号后,等待受控单元发出一个应答信号,CPU接收到应答信号后,根据实际情况作出是否继续传递信号的判断。若未收到应答信号,由判断为受控单元出现故障。I2C总线数据的有效性SDA线上的数据必须

7、在时钟的高电平周期保持稳定,数据线的高或低电平状态只有在SCL线的时钟信号是低电平时才能改变。I2C总线传输数据字节格式:发送到SDA线上的每个字节必须为8位,每次传输可以发送的字节数量不受限制,每个字节后必须跟一个响应位。如果从机要完成一些其他功能后才能接收或发送下一个完整的数据字节,可以使时钟线SCL保持低电平迫使主机进入等待状态。当从机准备好接收下一个数据字节并释放时钟线SCL后,数据传输继续。I2C总线传输数据响应:相关的响应时钟脉冲由主机产生,在响应的时钟脉冲期间,发送器释放SDA线(高)。在响应的时钟脉冲期间,接收器必须将SDA线拉低使它在这个时钟

8、脉冲的高电平期间保持稳定的低电平。从机

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。