微机原理 第05章 存储器原理与接口.ppt

微机原理 第05章 存储器原理与接口.ppt

ID:56475032

大小:894.50 KB

页数:48页

时间:2020-06-19

微机原理 第05章 存储器原理与接口.ppt_第1页
微机原理 第05章 存储器原理与接口.ppt_第2页
微机原理 第05章 存储器原理与接口.ppt_第3页
微机原理 第05章 存储器原理与接口.ppt_第4页
微机原理 第05章 存储器原理与接口.ppt_第5页
资源描述:

《微机原理 第05章 存储器原理与接口.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第5章存储器原理与接口存储器分类多层存储结构主存储器8086系统的存储器组织5.1存储器分类一、有关存储器几种分类方法存储介质分类半导体存储器磁盘和磁带等磁表面存储器光电存储器按存取方式分类随机存储器RAM(RandomAccessMemory)只读存储器ROM(Read-OnlyMemory)串行访问存储器(SerialAccessStorage)按在计算机中的作用分类主存储器(内存)辅助存储器(外存)高速缓冲存储器二、半导体存储器的分类1、随机存取存储器RAMa.静态RAMb.动态RAM2、只读存储器ROMa.掩膜式ROMb.可编程的PRO

2、Mc.可用紫外线擦除、可编程的EPROMd.可用电擦除、可编程的E2PROM等分类掩模ROM可编程ROM(PROM)可擦除可编程ROM随机存储器RAM静态存储器SRAM动态存储器DRAM按功能(Read-OnlyMemory)(RandomAccessMemory)(ProgrammableROM)(ErasablePROM)UVEPROMEEPROM只读存储器ROMFlashMemory(Ultra-Violet)(Electrically)电可擦除紫外线擦除(StaticRAM)快闪存储器(DynamicRAM)只能读出不能写入,断电不失还

3、可以按制造工艺分为双极型和MOS型两种。主要指标:存储容量、存取速度。存储容量:用字数×位数表示,也可只用位数表示。如,某动态存储器的容量为256K×8位/片。(EPROM)3、FlashMemory典型闪速存储器芯片TMS29F040:512K*8bit;8个独立区段,每区段64K字节;可编程/擦除10万次;片内的状态机控制编程与擦除;供课后阅读供课后阅读Flash操作的大概步骤要对所有的block单独进行操作,每个操作结束,都需要判断状态。每个block操作的大概步骤如下:1.unlock  2.erase  3.check empty所有

4、的block完成上述操作,且状态正确,才能进行下一步,写4.writeFlash工艺结构分类供课后阅读NORflashvsNANDflashIntel于1988年首先开发出NORflash技术,彻底改变了原先由EPROM和EEPROM一统天下的局面1989年,东芝公司发表了NANDflash结构,强调降低每比特的成本,更高的性能,并且象磁盘一样可以通过接口轻松升级供课后阅读NORflashvsNANDflashNOR的读速度比NAND稍快一些NAND的写入速度比NOR快很多NAND的4ms擦除速度远比NOR的5s快大多数写入操作需要先进行擦除操

5、作NAND的擦除单元更小,相应的擦除电路更少。接口差别NORflash带有SRAM接口,有足够的地址引脚来寻址,可以很容易地存取其内部的每一个字节。 NAND器件使用复杂的I/O口来串行地存取数据,各个产品或厂商的方法可能各不相同。8个引脚用来传送控制、地址和数据信息。 NAND读和写操作采用512字节的块,这一点有点像硬盘管理此类操作,很自然地,基于NAND的存储器就可以取代硬盘或其他块设备。1.多层存储结构概念核心是解决容量、速度、价格间的矛盾,建立起多层存储结构。一个金字塔结构的多层存储体系充分体现出容量和速度关系。2.多层存储结构寄存器

6、cache(高速缓存)内存磁盘磁道、光盘5.2多层存储结构Cache—主存层次:解决CPU与主存的速度上的差距主存—辅存层次:解决存储的大容量要求和低成本之间的矛盾。5.3主存储器一、主存储器的主要技术指标存储容量(系统容量跟地址线宽度、寻址能力有关)存取速度可靠性功耗二、主存储器的基本组成MOS型器件构成的RAM,分为静态和动态RAM两种:静态RAM通常有6管构成的触发器作为基本存储电路静态存储单元;动态RAM通常用单管组成基本存储电路。1.静态存储单元A、B两点电位总是相反,表示一位二进制的0和12.动态存储单元3.结构地址译码(片内单元选

7、择)分:单译码方式(字结构)双译码方式(复合译码结构)输入输出控制存储体地址线控制线数据线存储体译码器输入输出控制单译码结构译码器译码器行线列线地址线地址线双译码结构5.48086系统的存储器组织一、8086CPU的存储器接口8086最小模式和最大模式的系统配置是不一样的,最大模式中增设了一个总线控制器8288和一个总线仲裁器8289,因此,8086CPU和存储器系统的接口在这两种模式中是不同的。8086最小模式存储器接口8086最大模式存储器接口二、CPU提供的信号线数据线D15~D0地址线A19~A0存储器或I/O端口访问信号M/IO#/R

8、D读信号/WR写信号/BHE总线高字节有效信号三、存储器接口分析两类:RAM和ROM实现:各类信号线与CPU相连、地址范围的断定1.只读存储器(ROM

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。