计算机组成原理练习题-问题详解.doc

《计算机组成原理练习题-问题详解.doc》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、一、填空题1．对存储器的要速度快，_容量大_____，_价位低_____。为了解决这方面的矛盾，计算机采用多级存储体系结构。2．指令系统是表征一台计算机__性能__的重要因素，它的____格式__和___功能___不仅直接影响到机器的硬件结构而且也影响到系统软件。3．CPU中至少有如下六类寄存器__指令____寄存器，__程序_计数器，_地址__寄存器，通用寄存器，状态条件寄存器，缓冲寄存器。4．完成一条指令一般分为取指周期和执行周期，前者完成取指令和分析指令操作，后者完成执行指令操作。5．常见的数据传送类指令的功能可实现寄存器和寄存器之

2、间，或寄存器和存储器之间的数据传送。6．微指令格式可分为垂直型和水平型两类，其中垂直型微指令用较长的微程序结构换取较短的微指令结构。7．对于一条隐含寻址的算术运算指令，其指令字中不明确给出操作数的地址，其中一个操作数通常隐含在累加器中8．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值围是：最大正数为2^127(1-2^－23)，最小正数为2^－129，最大负数为2^－128(-2^－1-2^－23)，最小负数为-2^127。9．某小数定点机，字长8位（含1位符号位），当机器数分

3、别采用原码、补码和反码时，其对应的真值围分别是-127/128～+127/128-1～+127/128-127/128～+127/128（均用十进制表示）。10．在DMA方式中，CPU和DMA控制器通常采用三种方法来分时使用主存，它们是停止CPU访问主存、周期挪用和DMA和CPU交替访问主存。11．设n=8（不包括符号位），则原码一位乘需做8次移位和最多8次加法，补码Booth算法需做8次移位和最多9次加法。12．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值围是：最大正数为，

4、最小正数为，最大负数为，最小负数为。13．一个总线传输周期包括申请分配阶段、寻址阶段、传输阶段和结束阶段四个阶段。14．CPU采用同步控制方式时，控制器使用机器周期和节拍组成的多极时序系统。15．在组合逻辑控制器中，微操作控制信号由指令操作码、时序和状态条件决定。15.32位字长的浮点数，其中阶码8位（含1位阶符），基值为2，尾数24位（含1位数符），则其对应的最大正数是，最小的绝对值是；若机器数采用补码表示，且尾数为规格化形式，则对应的最小正数是，最小负数是。（均用十进制表示）16．CPU从主存取出一条指令并执行该指令的时间叫指令周期，

5、它通常包含若干个机器周期，而后者又包含若干个节拍。机器周期和节拍组成多级时序系统。17．假设微指令的操作控制字段共18位，若采用直接控制，则一条微指令最多可同时启动18个微操作命令。若采用字段直接编码控制，并要求一条微指令能同时启动3个微操作，则微指令的操作控制字段应分3段，若每个字段的微操作数相同，这样的微指令格式最多可包含192个微操作命令。18．在组合逻辑控制器中，微操作控制信号由指令操作码、时序和状态条件决定。19．I/O与主机交换信息的控制方式中，程序查询方式CPU和设备是串行工作的。程序中断和DMA方式CPU和设备是并行工作的

6、，前者传送与主程序是并行的，后者传送和主机是串行的。20．设n=16位（不包括符号位在），原码两位乘需做8次移位，最多做9次加法；补码Booth算法需做16次移位，最多做17次加法。一、简答题：1.主存储器的性能指标有哪些？含义是什么？存储器的性能指标主要是存储容量、存储速度和存储器带宽。存储容量是指在主存能存放二进制代码的总位数。存储速度是由存取时间和存取周期来表示的。存取时间又称存储访问时间，是指从启动一次存储器操作到完成该操作所需的全部时间。存储周期是指存储器进行连续两次独立的存储器操作（如连续两次读操作）所需的最小间隔时间。存储器

7、带宽是指单位时间存储器存取的信息量。2.请说明指令周期、机器周期、时钟周期之间的关系。指令周期是完成一条指令所需的时间。包括取指令、分析指令和执行指令所需的全部时间。机器周期也称为CPU周期，是指被确定为指令执行过程中的归一化基准时间，通常等于取指时间（或访存时间）。时钟周期是时钟频率的倒数，也可称为节拍脉冲或T周期，是处理操作的最基本单位。一个指令周期由若干个机器周期组成，每个机器周期又由若干个时钟周期组成。3.CPU响应中断应具备哪些条件？(1)在CPU部设置的中断允许触发器必须是开放的。(2)外设有中断请求时，中断请求触发器必须处于

8、“1”状态，保持中断请求信号。(3)外设（接口）中断允许触发器必须为“1”，这样才能把外设中断请求送至CPU。(4)当上述三个条件具备时，CPU在现行指令结束的最后一个状态周期响应中断。4.从