结构4总线和存储器结构课件.ppt

《结构4总线和存储器结构课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第2章数字信号处理器结构1、处理器（基本结构）2、指令控制单元与流水线3、处理单元与数据通道4、存储器结构5、Cache、VLIW结构、SIMD结构、中断机制、片上通用外设结构酶牡酌足咋笺笑眺补工怕莹矗详掠玻猎晤革移沿绊淀驭集桨捏沫旧锄谴黄结构4总线和存储器结构DSPBIT/TI11、总线和存储器访问需求经典的FIR抽头延迟滤波器的乘法累加指令MAC对存储器的访问读取指令读取采样数据读取滤波器系数把数据写入存储器（下一抽头延迟线位置）敝射公嗡枝椰殿油循贱铲粤龄诧联盅枪湿炸猜迸余揣助谚丫仍俩驶灰缠膀结构4总线和

2、存储器结构DSP2、冯诺曼结构和哈佛结构沉鹏蛾盆产脏倍姑潍班哼鹰阎赁性吉荆氰纽膝抚灌设鄙宾矽樟热廖操襟盅结构4总线和存储器结构DSP2、冯诺曼结构和哈佛结构冯诺曼结构只有一个存储器空间，它通过一套总线（包括数据总线和地址总线）与处理器内核相连接，程序和数据存放在同一存储空间。总线带宽低哈佛结构指令存储空间和程序存储空间分离，采用两套独立的总线，一套连接程序存储器和处理器内核，另一套连接数据存储器和处理器内核改进哈佛结构把存储空间分成3个独立空间现代DSPs为了方便用户，片外存储器使用冯诺曼结构，但片内存储器充

3、分地利用哈佛结构伸唬晌雁晋脸蓝困拧若厦罚腊鸡安塘村鳖垄险肠赛忧暗楚怖骇突珊韧蛾坍结构4总线和存储器结构DSP3、C2xx总线和片上存储器结构改进型哈佛结构三套内部总线1.程序读总线2.数据读总线3.数据写总线可作程序存储器可作数据存储器躬斥纷刃甫墟痛耽丢住茨偿卒覆揽拷就碗冀毕恐创糊湃地鸡锈彬埃耸咳丑结构4总线和存储器结构DSP4、片上存储器类型片上ROM/flash、SARAM、B0块DARAM可作为程序存储器SARAM、B0~B2块DARAM可作为数据存储器SARAM是单访问存储器，在一个指令周期CPU只能

4、对其进行1次访问DARAM是双访问存储器，在一个指令周期CPU只能对其进行2次访问。市亢美笋惩扔后稀戈鳖崩霓硫渭蓉待酶喷裙疹允捉诚犬贯肛亢依版掩破刮结构4总线和存储器结构DSP5、C3x总线和片上存储器结构三块独立的片上存储器聚病渐历训载奖弃很缠疽却看万晾盒废滞蕾胁缓伟胶钻夫诀娇搭榜拳加男结构4总线和存储器结构DSP6、C6000存储器结构C62xxDSPs片内集成了大容量存储器分为程序区间和数据区间两个独立的部分程序区间可以作为普通SRAM映射到存储空间，也可以作为高速缓存（cache）使用；数据区间通过两

5、套总线与处理器内核相连，在一个指令周期内不同Bank的数据存储器可同时被各访问一次。C62xx处理器在一个指令周期内最多可对片内存储器进行3次访问。C62xx处理器对存储器的管理和数据传输是由专门的控制器来完成的，秩筐辅呸羊瑟问椰个酥卓扼慨轮总渔胃给耶泉解惩剩沧滋掌样炮貉搂甥石结构4总线和存储器结构DSP6、C6000程序存储器结构程序存储器结构遵窖郭害回够光嘎瞅葡臀屿拓事嗽旅冰描擞溅跪彻谈菊极卒堪老坝陷乎跨结构4总线和存储器结构DSP6、C6000数据存储器结构数据存储器结构瘩菇甘嗽男后扣澄斧闭其竹毗铜毋侠

6、昧恶哀倔潦刽杂磁两蜡翌菲优未擞享结构4总线和存储器结构DSP7、提高存储器带宽技术存储器带宽总是低于处理器对数据带宽的要求，这种差别甚至达到一个数量级提高存储器的访问带宽，可以采用并行访问、流水交叉访问等技术使存储器带宽与总线带宽及处理器带宽相匹配跳坤梅茂委船猫筑勇耸惠罗惰众划孵扇饵掸缘压裤苔造陵嚼伊抹骆愉候亿结构4总线和存储器结构DSP7、提高存储器带宽技术：并行访问侄莽札翌镣龋硅知寻费叙苯萤呐烦整离屯丘邮孕优拖砚祥营肆檄繁俄峦筛结构4总线和存储器结构DSP7、提高存储器带宽技术：并行访问并行访问存储器的存

7、储器数据宽度与处理器数据宽度不一致，存在存储器访问冲突取指令冲突：当作为程序存储器，读出的有一条转移指令，而且转移成功时，读取的其它指令将无效。读数据冲突：一次并行读出的n个数据，并不一定都是需要处理的数据。写数据冲突：当只需要写其中的某一个字，为不改变其它字的内容，需要先把其它字读出，与该字拼接，才能进行整个字的写入。读写冲突：与一般存储器一样，不能同时对同一存储器地址进行读和写。霓人蔽毗烘蔷洲瞧喉热捡户百磺栓炙逸咬夷式贵轩瓮酚氰妻业者空辽帆汲结构4总线和存储器结构DSP7、提高存储器带宽技术：交叉访问交叉

8、访问存储器由多个模块存储器组成，模块存储器连接到系统总线或开关网络上，通过对相邻模块存储器进行流水线访问，可以获得更高的存储器带宽。主存储器地址分为二部分：模块地址和字地址（模块存储器地址）二种交叉访问存储器低位交叉访问存储器和高位交叉访问存储器，在低位交叉存储器中，低位地址不同的存储单元分配在不同的存储器模块，使得连续地址的存储器访问顺序对不同模块流水进行，这样即使存储器模块的速度较低，但总存储器