单片微型计算机课件 第2章(第三版)徐惠民.ppt

单片微型计算机课件 第2章(第三版)徐惠民.ppt

ID:57110224

大小:152.50 KB

页数:17页

时间:2020-07-31

单片微型计算机课件   第2章(第三版)徐惠民.ppt_第1页
单片微型计算机课件   第2章(第三版)徐惠民.ppt_第2页
单片微型计算机课件   第2章(第三版)徐惠民.ppt_第3页
单片微型计算机课件   第2章(第三版)徐惠民.ppt_第4页
单片微型计算机课件   第2章(第三版)徐惠民.ppt_第5页
资源描述:

《单片微型计算机课件 第2章(第三版)徐惠民.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第二章微型计算机的存储器 作用:存放指令和数据 地址:n条地址线 2n个存储器单元 容量:2n×位数(8,16,32位) 单位:1byte=8bit 1word=16bit 1KB=210byte1MB=210KB2.1ROM1.掩膜编程ROM根据用户要求在工厂写2.现场编程ROM(PROM)根据用户要求在现场写3.可改写、可编程ROMUVEPROM紫外线擦除电写EEPROM电写电擦地址译码器输出缓冲器存储矩阵2n×m…………A0A1An-1D0D1Dm-1图2.1ROM的基本结构框图CEOECEOEVccCE/

2、PGMA10OEA72716EPROMA6A5A4A3A2A1A0O0O1O2GND1357911242220181614O7O6O5O4O3VppA8A9引脚状态方式CE/PGMOEVpp(V)Vcc(V)输出值读出低低+5+5数据输出维持高无关+5+5高阻抗编程脉冲高+25+5数据输入程序检验低低+25+5数据输出编程禁止低高+25+5高阻抗图2.52716的引脚排列表2.12716的工作方式2.2RAM1.静态RAM有电保持,内部复杂,集成度低2.动态RAM有电刷新,外部刷新,集成度高3.Flash存储器图

3、2.62128的引脚排列表2.22128的工作方式VccCEA10OEA72128SRAMA6A5A4A3A2A1A0I0/O0GND1357911242220181614I7/O7WEA8A9I1/O1I2/O2I6/O6I5/O5I4/O4I3/O3数据输入低低任意写入数据输出低高低读出高阻抗低高高输出禁止高阻抗高任意任意未选中DCEWEOE引脚状态方式2.3存储器的组成与扩展2.3.1芯片的选择1.类型选择ROM:掩膜ROMPROMUVEPROMEEPROMRAM:静态RAM动态RAMFlash2.容量选择

4、27162Kbyte2751264Kbyte3.存储器的存取时间与CPU速度的匹配CPU速度:送出地址有效到送出读写信号存取时间:读取时间(较长)、写入时间读取时间:CPU地址有效到存储器数据稳定地址有效读完成CPU信号存储器最大读取时间TrFs=20MTs=50nsTr=200ns存储器1Tr=100ns适合存储器2Tr=210ns不适合2.3存储器的组成与扩展2.3.2存储器芯片组的连接AddressBusDataBusControlBusCPU存储器1。位数的扩展8位扩展成为16位AddressBusDat

5、aBus(low8)ControlBusCPU低8位存储器高8位存储器DataBus(up8)地址线、控制线并接,数据线分开接2.存储器存储单元的扩展用4片2K*8位扩展成为8K*8位存储器芯片组(1)每片有地址线11根(并接到CPU),数据线8根(并接到CPU);(2)片选线1根。在4片的4根片选线分别接到CPU,任何时间只能有一根片选线出现有效电平(高/低,1/0)。(3)线选法译码法全译码,部分译码使用译码器(3)线选法译码法全译码,部分译码使用译码器A12/4译码器A00123A1A03210001110

6、011101101011110111芯片A15A14A13A12A11A10…A0地址范围#1000010…00800~0FFF000011…1#2000100…01000~17FF000101…1#3001000…02000~27FF001001…1#4010000…04000~47FF010001…1A0~A108位DB图2.13用线选法扩展存储器单元数#1#2#3#4A11A12A13A14高有效A0~A108位DB图2.13用线选法扩展存储器单元数芯片A15A14A13A12A11A10…A0地址范围#1

7、011100…07000011101…1~77FF#2011010…06800011011…1~6FFF#3010110…05800010111…1~5FFF#4001110…03800001111…1~3FFF#1#2#3#4A11A12A13A14低有效A0~A158位DB图2.14全译码法构成8k×8存储器芯片A15A14A13A12A11A10…A0地址范围#1000000…00000~07FF000001…1#2000010…00800~0FFF000011…1#3000100…01000~17FF00

8、0101…1#4000110…01800~1FFF000111…1CE#41800~1FFFCE#31000~17FFCE#20800~0FFFCE#10000~07FFQ0Q1Q2Q3A0~A10A11~A155/32译码器A0~A128位DB图2.15采用部分译码的连接方案A15A14A13芯片A12A11A10…A0基本地址范围000#1000…00000~07FF

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。