福州大学集成电路版图设计实验报告.doc

《福州大学集成电路版图设计实验报告.doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、福州大学物信学院《集成电路版图设计》实验报告姓名：席高照学号：系别：物理与信息工程专业：微电子学年级：2010指导老师：江浩一、实验目的1.掌握版图设计的基本理论。2.掌握版图设计的常用技巧。3.掌握定制集成电路的设计方法和流程。4.熟悉CadenceVirtuosoLayoutEdit软件的应用5.学会用Cadence软件设计版图、版图的验证以及后仿真6.熟悉Cadence软件和版图设计流程，减少版图设计过程中出现的错误。二、实验要求1.根据所提供的反相器电路和CMOS放大器的电路依据版图设计的规则绘制电路的版图，同时注意CMOS查分放大器电路的对称性以及电流密度（通过该电路

2、的电流可能会达到5mA）2.所设计的版图要通过DRC、LVS检测三、有关于版图设计的基础知识首先，设计版图的基础便是电路的基本原理，以及电路的工作特性，硅加工工艺的基础、以及通用版图的设计流程，之后要根据不同的工艺对应不同的设计规则，一般来说通用的版图设计流程为①制定版图规划记住要制定可能会被遗忘的特殊要求清单②设计实现考虑特殊要求及如何布线创建组元并对其进行布局③版图验证执行基于计算机的检查和目视检查，进行校正工作④最终步骤工程核查以及版图核查版图参数提取与后仿真完成这些之后需要特别注意的是寄生参数噪声以及布局等的影响，具体是电路而定，在下面的实验步骤中会体现到这一点。四、实

3、验步骤I.反相器部分：反相器原理图：反相器的基本原理：CMOS反相器由PMOS和NMOS构成，当输入高电平时，NMOS导通，输出低电平，当输入低电平时，PMOS导通，输出高电平。注意事项：（1）画成插齿形状，增大了宽长比，可以提高电路速度 （2）尽可能使版图面积最小。面积越小，速度越高，功耗越小。（3）尽可能减少寄生电容和寄生电阻。尽可能增加接触孔的数目可以减小接触电阻。 （4）尽可能减少串扰，电荷分享。做好信号隔离。反相器的版图：原理图电路设计：整体版图：DRC检测：LVS检测：II.CMOS差分放大器部分：CMOS差分放大器的原理图：在该电路中，M1、M2为有源负载，M3、

4、M4为电流源，M5为电流源器件。①线宽、电流分析：该电路为CMOS差分共源放大器，电路所需要的最大电流为5mA，根据典型工艺电流密度得出连线的宽度为5um。其中电源、地和偏置为大电流路径，输入端为小电流路径，因此输入线宽为2um，电源、地线宽为10um。对于大电流路径可以让电流源从顶端流入以分散电流，并有效降低电阻。③匹配规则分析：在设计版图的过程中，应该把匹配器件相互靠近放置，使期间保持同一方向，并选择一个中间值作为根部件。由于该电路是差分放大电路，因此应使得差分布线一致并尽量使得每一个器件对称。在本次版图设计中使用的器件宽度较大，对于M3、M4L=1uW=100u并将每个器

5、件分成9块每一个的W为11.11u，以使得电路的对称性较好，同时对于电流镜M3与M4，采用共心—四方交叉的匹配方式，使其对称性更好：在画版图的过程中还应该注意差分布线的一致性，以便提高电路的对称性④器件布局及其他注意事项：根据对称性的要求，将电流源M5进行器件分割，M3、M4采用共心交叉匹配法，得到整个版图器件布局图：在PMOS器件上需要添加N阱接触，而对于NMOS则应添加衬底接触，并且在添加N阱衬底时可将PMOS与NMOS包围，以保证衬底很好的接地并且具有一定的隔离作用⑤版图的设计流程：⒈原理图的设计：⒉整体版图：⒊DRC检测：⒋LVS检测：一、实践心得体会通过本次版图设计实

6、践，我学会了掌握版图设计的基本理论与操作流程，掌握了版图设计的基本技巧以及注意事项，同时熟悉了IC5141的使用以及对版图的检查与仿真。这次实践也遇到了挺大的困难，以前有做过类似的实践（数字集成电路课程设计）其中有版图这一块，但是在上次课设的中，这不是非常重要的一环，所以老师讲解的也不是很详细，导致刚开始有点轻视，后来经过虚心的请教以及认真的温习与听讲终于赶上了进度。本次实践我的收获还是比较大的，初始设计出版图的时候错误非常多，违反设计规则的也有很多内容，修改的过程也是头痛不已，但是当所有问题解决之后，心里有一种成就感。版图设计的要点在于，在设计版图之前一定要对电路的原理进行分

7、析，通过期间所通过的电流大小，结合工艺参数定出连线的宽度。同时也要根据电流的流向和器件的对称等因素综合考虑器件的布局。可以使用交叉匹配式的的电路，满足电路的设计业更加的美观。通过本次实践，我对版图设计的整个流程有了深刻的认识，最后感谢老师的指导和同学们的帮助。