数字电子钟方案设计.docx

数字电子钟方案设计.docx

ID:57244031

大小:20.54 KB

页数:11页

时间:2020-08-07

数字电子钟方案设计.docx_第1页
数字电子钟方案设计.docx_第2页
数字电子钟方案设计.docx_第3页
数字电子钟方案设计.docx_第4页
数字电子钟方案设计.docx_第5页
资源描述:

《数字电子钟方案设计.docx》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、目录数字电子钟设计方案数字计时器的设计思想要想构成数字钟,首先应选择一个脉冲源——能自动地产生稳定的标准时间脉冲信号。而脉冲源产生的脉冲信号地频率较高,因此,需要进行分频,使得高频脉冲信号变成适合于计时的低频脉冲信号,即“秒脉冲信号”(频率为1Hz)。经过分频器输出的秒脉冲信号到计数器中进行计数。由于计时的规律是:60秒=1分,60分=1小时,24小时=1天,就需要分别设计60进制,24进制计数器,并发出驱动信号。各计数器输出信号经译码器、驱动器到数字显示器,是“时”、“分”、“秒”得以数字显示出来。值得注意的是:任何记时装置都有误差,因此应考虑校准时间电路。校时电路一般采用自动

2、快速调整和手动调整“自动快速调整”可利用分频器输出的不同频率的脉冲使显示时间自动迅速调整时间。“手动调整”可利用手动的节拍调准显示时间。数字电子钟组成框图数字钟的组成框图如图1.1所示分别由显示电路,译码电路,计数器,校时电路,和脉冲产生的分频器及振荡器。图1.1数字钟的一般构成框图单元电路设计及元器件参数选择秒信号电路它是数字电子钟的核心部分,它的精度和稳定度决定于数字中的质量.通常晶体振荡器发出的脉冲经过整形、分频获得1Hz的秒脉冲。多谐振荡器电路与分频电路如图1.2所示。多谐振荡器与分频电路为计数器提供计数脉冲和为计数器提供校时脉冲。图1.2多谐振荡器电路与分频电路f=1/

3、0.7(Rw+2R)C多谐振荡器的频率设计为2Hz,R为50kΩC为4.7μF。f=1/0.7(Rw+2R)C=1/0.7(50+2*51)*103*4.7*10-6≈2Hz调节电位器Rw,使多谐振荡器产生频率为2Hz的方波信号。多谐振荡器产生的2Hz脉冲信号经过CD4013组成的分频器,进行2分频,输出1Hz的秒脉冲为计数器的计数脉冲。555定时器的引脚图如图1.3所示。图1.3555定时器引脚图D触发器CD4013的引脚图如图1.4所示图1.4CD4013引脚图时、分、秒计数器秒信号经秒计数器、分计数器、时计数器之后。分别得到显示电路,以便实现用数字显示时、分、秒的要求。“秒

4、”和“分”计数器应为六十进制,而“时”计数器应为二十四进制。要实现这一要求,可选用的中规模集成计数器较多,这里推荐74LS160或74LS161。a.六十进制计数器,它由两块中规模集成十进制计数器74LS161,一块组成十进制,另一块组成六进制。组合起来就构成六十进制计数器,如图1.5所示六十进制计数器。图1.5两块74LS160构成的六十进制计数器b.二十四进制计数器。它由两块中规模集成十进制计数器74LS160构成。当高位出现0010状态,低位为0100状态,即计到第24个来自“分”计数器的进位信号时,产生反馈清零信号,如图1.6所示为二十四进制计数器。图1.6两块74LS1

5、60构成的二十四进制计数器译码显示电路选用器件时应当注意译码器和显示器件相互配合。一是驱动功率要足够大,二是逻辑电平要匹配秒计数器、分计数器、和时计数器的计数分别输送给各自的显示译码器CD4511,在数送给各自的数码管,显示出时、分、秒的计时。电路如图1.7所示为计数、译码显示电路。1.7计数、译码显示电路1.3.4校时电路在刚接通电源或者时钟走时出现误差时,则需要进行时间的校准。置开关在手动位置,分别对时、分、秒进行单独计数,计数脉冲由单次脉冲或连续脉冲输入。校时电路如图1.12所示为校时电路。由与非门和二个开关组成,实现对“时”、“分”的校准。1.12校时电路当校时开关K1、

6、K2扳到A端时,校时的2Hz脉冲输送到时计数器和分计数器个位的CP端,进行时计数器和分计数器“时”、“分”的校准。当校时开关K1、K2扳到B端时,时计数器和分计数器的进位脉冲输送到时计数器和分计数器个位的CP端,时钟正常计时。1.3.5总体电路数字钟以成为人们常生活中数字电子钟一般由振荡器,分频器,译码器,显示器等部分组成。数字钟的应用非常广泛,应用于人家庭以及车站。码头。剧场,办公室等公共场所,给人们的生活,学习,工作,娱乐带来极大的方便,由于数字集成电路技术的发展和采用了先进的石英技术,使数字钟具有走时准确,性能稳定,携带方便等特点,它还用于计时,自动报时及自动控制等各个领域

7、。尽管目前市场上以有现成数字钟集成电路芯片,价格便宜这些都是数字电路中最基本的,应用最广的电路。数字电子钟的基本逻辑功能框图如下:它是一个将“时”,“分”,“秒”显示于人的视觉器官的计时装置。他的计时装置的周期为24小时,显示满刻度为23时59分59秒,另外应有校时功能。因此,一个基本数字钟主要由五部分组成。1555定时器原理:晶体震荡器的作用是产生时间标准信号。数字钟的精度,主要取决于时间标准信号的频率及其稳定度。因此,一般用石英震荡器经过分得到。双极型555定时器由电阻分压器

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。