四川大学最新EDA期末复习题2016讲解.doc

《四川大学最新EDA期末复习题2016讲解.doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、EDA期末复习题一、单选题1、下面即是并行语句又是串行语句的是（）A.变量赋值B.信号赋值C.PROCESS语句D.WHEN…ELSE语句2、下列EDA软件中，哪一个不具有逻辑综合功能（）A. Max+PlusIIB. ModelSimC. QuartusIID. Synplify3、在Quartus9.0中锁定引脚的操作是（）A.Assignments→>PinsB.Assignments→>SettingsC.Assignments→>DeviceD.Processing→>Pins4、将STD_LOGIC_VECTOR类型转换

2、成INTEGER类型的语句是（）A.CONV_STD_LOGIC_VECTOR()B.CONV_INTEGER()C.CONVERT_STD_LOGIC_VECTOR()D.CONVERT_INTEGER()5、该程序实现的功能是（）A.s=abc+ac+bcB.s=abc+ac+bcC.s=abc+ac+bcD.s=ac+bc图16、以下哪个文件扩展名是仿真波形的文件扩展名？A、vhdB、vwfC、bdfD、sof7、以下哪种定义代表向量定义？A、aINSTD_LOGICB、aOUTSTD_LOGIC_VECTOR(3DOWNTO

3、0)C、aOUTINTEGERRANGE0to300D、aBUFFERBOOLEAN8、VHDL相对于HDL的特殊优势在于？A、以行为描述见长B、支持自上而下的TDD设计C、支持结构描述D、具备了从比较抽象到比较具体的多个层面上对电子实体进行混合描述的能力9、下列不属于VHDL基本程序结构是？ A、CONFIGURATION定义区B、ARCHITECTURE定义区C、USE定义区 D、ENTITY定义区10、下列哪个语句求逻辑量a与逻辑量b的异或结果？A、yand<=aXORbB、yand<=aNORbC、yand:=aXORb D

4、、yand:=aNORb11、以下哪一种可编程逻辑器件是基于“查找表”的A、PROMBB、CPLDC、FPGAD、GAL12、以下哪一项不属于CPLD器件中至少包含的三种结构A、可编程逻辑宏单元B、可编程I/O单元C、可编程内部连线D、可编程寄存器13、以下哪一种可编程逻辑器件的结构为与阵列固定、或阵列可编程A、PLAB、PROMC、PALD、GAL14、FPGA的主要构成部分中不包括以下哪一项A、逻辑阵列B、B、输出逻辑宏单元（OLMC）C、嵌入式阵列D、输入输出单元（IOE）15、在PROTRL99SE中，电路原理图文件的扩展名

5、是A、.schB、.netC、.ercD、.pcb16、以下哪个程序包是数字系统设计中最重要最常用的程序包 A、STD_LOGIC_ARITH  B、STD_LOGIC_1164  C、STD_LOGIC_UNSIGNED  D、STD_LOGIC_SIGNED17、下列语句中，属于并行语句的是A、进程语句 B、IF语句 C、CASE语句D、FOR语句18、进程中的变量赋值语句，其变量更新是 A、立即完成 B、按顺序完成 C、在进程的最后完成D、都不对19、下列标识符中，是不合法的标识符。 A、State0  B、9moon C、N

6、ot_Ack_0 D、signall20、1987标准的VHDL语言对大小写是A、敏感的     B、只能用小写C、只能用大写    D、不敏感21、在EDA工具中，能完成在目标系统器件上布局布线软件称为A、仿真器    B、综合器       C、适配器       D、下载22、在VHDL中，用语句（  ）表示clock的下降沿。A、clock’EVENT   B、clock’EVENT  AND  clock=’1’        C、clock=’0’   D、clock’EVENT  AND  clock=’0’ 23、下

7、列语句中，不属于并行语句的是A、进程语句 B、CASE语句 C、元件例化语句D、WHEN„ELSE„语句24、下列标识符中，是不合法的标识符。 A、PP0  B、END  C、Not_Ack  D、sig25、下列那个流程是正确的基于EDA软件的FPGA / CPLD设计流程A、原理图/HDL文本输入→适配→综合→功能仿真→编程下载→硬件测试 B、原理图/HDL文本输入→功能仿真→综合→适配→编程下载→硬件测试 C、原理图/HDL文本输入→功能仿真→综合→编程下载→→适配硬件测试D、原理图/HDL文本输入→功能仿真→适配→编程下载→

8、综合→硬件测试26、VHDL语言中，以下哪一项定义不正确A、CONSTANTSIZE：INTERGER；B、SIGNALtemp：STD_LOGIC；C、SIGNALs0，s1，s2：STD_LOGIC；D、VARIABLEv：STD