基于FPGA控制的数字化语音存储与回放系统.doc

基于FPGA控制的数字化语音存储与回放系统.doc

ID:57416106

大小:469.00 KB

页数:7页

时间:2020-08-16

基于FPGA控制的数字化语音存储与回放系统.doc_第1页
基于FPGA控制的数字化语音存储与回放系统.doc_第2页
基于FPGA控制的数字化语音存储与回放系统.doc_第3页
基于FPGA控制的数字化语音存储与回放系统.doc_第4页
基于FPGA控制的数字化语音存储与回放系统.doc_第5页
资源描述:

《基于FPGA控制的数字化语音存储与回放系统.doc》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、基于FPGA控制的数字化语音存储与回放系统一.功能说明数字化语音存储与回放系统的作用是对语音进行录音和放音,并实现数字化控制。能够做到语音回放的方法有很多,本课题研究的是基于FPGA控制下的语音存储与回放系统。关键词:语音录放;数模转换;模数转换;FPGA二.基本原理   通过拾音器获取声音信号,然后经过放大器1把信号放大,再通过带通滤波器滤除带外的低频信号和高次谐波,保证语音信号不失真地通过滤波器,而后信号通过模数转换电路将模拟量转换为数字量,再经可编程器件送给存储芯片。回放过程与存储过程相反,最后通过耳机将拾

2、取的声音回放出来,其示意图如图1.1所示。1.此电路系统的参数及要求如下:1.放大器1的增益为46dB,放大器2的增益为40dB,增益均可调;2.带通滤波器:通带为300Hz~3.4kHz;3.ADC:采样频率fs=8kHz,字长=8位;4.语音存储时间≥10秒;5.DAC:变换频率fc=8kHz,字长=8位;6.回放语音质量良好。不能使用单片语音专用芯片实现本系统。图1.1数字化语音存储与回放系统示意图2.数字化语音存储与回放系统硬件电路2.1放大器1即音频信号放大电路音频信号放大电路如图1.2所示。第一级放大

3、(-4.7)倍。IRFD120实现自动增益控制,当开关打到1的位置是增益自动控制,当开关打到2的位置是手动控制。增益自动、手动控制是利用场效应管工作在可变电阻区,漏源电阻受栅源电压控制的特性。第二级放大(+101)倍。第三级放大倍数可调最大(-20)倍,保证ADC0809满量程转换。图1.2音频信号放大电路2.2带通滤波器带通滤波器如图1.3所示。实测带通300Hz~3300Hz。保证语音信号不失真地通过滤波器,滤除带外的低频信号和高次谐波。图1.3带通滤波器2.3模数转换电路模数转换电路如图1.4所示。题目要求

4、采样频率fs=8kHz,字长=8位,可选择转换时间不超过125μS的8位A/D转换芯片,ADC0809的转换时间为100μs,可选用ADC0809。音频信号经过放大、滤波送给ADC0809模数转换电路,将模拟量转换为数字量,再经可编程器件送给存储芯片。cp、oe、eoc、start、ale、din[7..0]接图1.9。图1.4ADC0809模数转换电路2.4语音存储电路存储芯片HMD管脚如图1.5所示。HMD可存储8位字,5V供电,静态RAM。语音存储时间≥10秒。HMD在数字化语音存储与回放系统硬件电路中的接

5、线如表1.1所示。HMD读写功能如表1.2所示。图1.5HMD管脚表1.1HMD在数字化语音存储与回放系统硬件电路中的接线管脚名称功能在数字化语音存储与回放系统硬件电路中的接线A16~A0地址输入端接图1.9adr[16..0]I/O7~0数据输入/输出端接图1.9yy[7..0]片选1输入端接低电平0VCS2片选2输入端接高电平5V写使能端接图1.9wr输出使能端接图1.9readVCC电源正端接5VVSS电源负端接地NC空管脚表1.2HMD读写功能CS2I/O功能HH××高阻LL××高阻LHHL数据输出读LH

6、LH数据输入写LHLL数据输入写LHHH高阻2.5数模转换电路数模转换电路如图1.6所示。题目要求变换频率fc=8kHz,字长=8位,可选择转换时间不超过125μS的8位D/A转换芯片,DAC0800的转换时间为100ns,可选用DAC0800。存储芯片输出的数字量经可编程器件图1.9送给DAC0800数模转换电路,将数字量转换为模拟量。图1.6DAC0800数模转换电路2.6带通滤波器和功率放大器带通滤波器2如图1.7所示。放大器2和功率放大器如图1.8所示。图1.6、图1.7、图1.8连接起来就可以获得音频信

7、号。图1.7带通滤波器2图1.8放大器2和功率放大器3.数字化语音存储与回放系统软件电路3.1FPGA外部接线FPGA外部接线如图1.9所示。clk24m接24MHz晶振,cp接图1.4ADC0809模数转换电路,yy[7..0]接图1.5HMD,res接按键开关res为0时地址复位为0,wo接高低电平开关wo为0录音wo为1放音,stat接高低电平开关,开始录音或放音。dout[7..0]接图1.6,wr、read、adr[16..0]接图1.5HMD,bz接发光指示灯显示录音或放音工作状态,其余端接图1.4A

8、DC0809模数转换电路。图1.9FPGA外部接线三.元器件清单表附录1组装套装材料清单序号元件序号名称规格参数数量1R电阻5K82电解电容47uF4.7uF3uF220uF10uF1uF0.047uF13电容0.1uF44电容0.01uF45滑动变阻器47K1K100K16滑动变阻器27k27R电阻4.7K28R电阻1K39集成放大器NE5532210R电阻10K1

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。