EDA 技术:第二章 大规模可编程逻辑器件.ppt

EDA 技术:第二章 大规模可编程逻辑器件.ppt

ID:57599636

大小:1.95 MB

页数:42页

时间:2020-08-28

EDA 技术:第二章 大规模可编程逻辑器件.ppt_第1页
EDA 技术:第二章 大规模可编程逻辑器件.ppt_第2页
EDA 技术:第二章 大规模可编程逻辑器件.ppt_第3页
EDA 技术:第二章 大规模可编程逻辑器件.ppt_第4页
EDA 技术:第二章 大规模可编程逻辑器件.ppt_第5页
资源描述:

《EDA 技术:第二章 大规模可编程逻辑器件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第二章大规模可编程逻辑器件PLD简介可编程逻辑器件的分类CPLDFPGACPLD/FPGA的配置CPLD/FPGA总结2.1PLD简介基本PLD器件的原理结构图可编程逻辑器件的发展历程70年代80年代90年代PROM和PLA器件改进的PLA器件GAL器件FPGA器件EPLD器件CPLD器件内嵌复杂功能模块的SoPCPLD的生产厂家众多,产品名称各异,分类方法多样。常见的PLD产品:PROM、EPROM、EEPROM、PLA、FPLA、PAL、GAL、CPLD、EPLD、EEPLD、HDPLD、FPGA、pLSI、ispLSI、ispGAL、ispGDS等。2.2、可编

2、程逻辑器件的分类低密度PLD:高密度PLD(HDPLD):超过500门PLD低密度的PLD,如PLA、PROM、PAL、GAL高密度的PLD(HDPLD)1、根据器件密度分为:FPGA(FieldProgrammableGatesArray)CPLD(ComplexProgrammableLogicDevice)FPGA:内部互连结构由多种长度不同的连线资源组成,每次布线的延迟可不同,属统计型结构。逻辑单元主体为由静态存储器(SRAM)构成的函数发生器,即查找表。通过查找表可实现逻辑函数功能。采用SRAM工艺。2、根据器件互连结构、逻辑单元结构分为:CPLD:内部互连

3、结构由固定长度的连线资源组成,布线的延迟确定,属确定型结构。逻辑单元主要由“与或阵列”构成。该结构来自于典型的PAL、GAL器件的结构。采用EEPROM工艺。任意一个组合逻辑都可以用“与—或”表达式来描述,所以该“与—或阵列”结构能实现大量的组合逻辑功能。一次性编程:PROM、PAL重复可编程:紫外线擦除:数十次;E2CMOS工艺:上千次;SRAM结构:上万次3、从可编程特性分为:4、从编程元件分为:熔丝型开关;可编程低阻电路元件;EPROM;EEPROM;SRAM;2.3CPLD结构与工作原理(1)逻辑阵列块(LAB)-MAX7128S的结构2.3CPLD结构与工作

4、原理MAX7000系列的单个宏单元结构PRNCLRNENA逻辑阵列全局清零共享逻辑扩展项清零时钟清零选择寄存器旁路并行扩展项通往I/O模块通往PIA乘积项选择矩阵来自I/O引脚全局时钟QDEN来自PIA的36个信号快速输入选择2(2)宏单元2.3CPLD结构与工作原理(3)扩展乘积项共享扩展乘积项结构2.3CPLD结构与工作原理(4)可编程连线阵列(PIA)(5)不同的LAB通过在可编程连线阵列(PIA)上布线,以相互连接构成所需的逻辑。PIA信号布线到LAB的方式(6)I/O控制块EPM7128S器件的I/O控制块2.4FPGA结构与工作原理2.4.1查找表FPGA

5、查找表单元内部结构FPGA查找表单元:一个N输入查找表(LUT,LookUpTable)可以实现N个输入变量的任何逻辑功能,如N输入“与”、N输入“异或”等。输入多于N个的函数、方程必须分开用几个查找表(LUT)实现输出查黑找盒表子输入1输入2输入3输入4基于查找表的结构模块2.4.2FLEX10K系列器件FLEX10K内部结构...IOCIOC...IOCIOC...IOCIOC...IOCIOC...IOCIOC...IOCIOC...IOCIOC...IOCIOC...IOCIOC...IOCIOC...IOCIOC...IOCIOCEABEAB嵌入式阵列块快速

6、通道互连逻辑阵列块(LAB)逻辑单元(1)逻辑单元LELE(LC)结构图数据1Lab控制3LE输出进位链级联链查找表 (LUT)清零和预置逻辑时钟选择进位输入级联输入进位输出级联输出Lab控制1CLRNDQ数据2数据3数据4Lab控制2Lab控制4(2)逻辑阵列LAB是由一系列的相邻LE构成的FLEX10KLAB的结构图(3)快速通道(FastTrack)由一系列连续的水平和垂直布线通路贯穿整个器件(4)I/O单元与专用输入端口I/O单元结构图(5)嵌入式阵列块EAB是在输入、输出口上带有寄存器的RAM块,是由一系列的嵌入式RAM单元构成。用EAB构成不同结构的RAM

7、和ROM输出时钟DRAM/ROM256x8512x41024x22048x1DDD写脉冲电路输出宽度8,4,2,1数据宽度8,4,2,1地址宽度8,9,10,11写使能输入时钟EAB的大小灵活可变通过组合EAB可以构成更大的模块不需要额外的逻辑单元,不引入延迟,EAB可配置为深度达2048的存储器EAB的字长是可配置的256x8512x41024x22048x1256x8256x8512x4512x4256x16512x8EAB可以用来实现乘法器VS非流水线结构,使用35个LE,速度为34MHz流水线结构速度为100MHz,EAB8890MHz用EA

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。