基于FPGA的LCD驱动芯片的设计.pdf

《基于FPGA的LCD驱动芯片的设计.pdf》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第19卷第3期广西工学院学报2008年．9月JO1瓜NAI．0FGIIANIGXIUNIVERSITY0F巨)[IHN0l0GYvd．19No．3S印．2oo8文章编号1o04．6410(2o08)03．0034—04基于FPGA的LCD驱动芯片的设计吴其琦，章帆(广西工学院电子信息与控制工程系，广西柳州5450o6)摘要：介绍一种基于FH3A的液晶驱动控制器的设计。根据液晶显示屏的逻辑和时序控制要求设计了液晶显示驱动电路，采用硬件描述语言、，}{Dl，编制了液晶显示驱动的IP核，该IP核可实现液晶显示屏可变显示坐标的驱动和控制。该驱动器控制灵活、通用性好，修改相

2、应参数后可实现更大规模液晶显示器的驱动。关键词：液晶显示；显示控制；显示驱动；中图分类号：TN873文献标识码：A0引言L(、D(LiquidCrystalDisplay，即液晶显示屏)的驱动有多种方法，通常采用两种方法：基于专用集成电路的驱动和基于通用微处理器的驱动。专用控制器以最简单的方式受控于计算机，接收并反馈计算机的各种信息，经过自己独立的信息处理实现对显示缓冲区的管理，并向驱动器提供所需要的各种信号、脉冲，操纵驱动器实现模块的显示功能。这种控制器具有自己一套专用的指令，用户必须熟悉这种控制器的使用方法，才能进行操作。文中研究了一种基于的液晶显示驱动方法，

3、与专用集成电路相比，的设计更灵活，与通用微处理器相比，FPGA的运行速度更快。基于FA液晶显示驱动器的像素时钟为25．175M}Iz，而普通的单片机难以满足要求。设计的液晶显示控制器选用AI．TERA公司的CYC10卜iE系列FP(、A芯片作为驱动电路的核心部件。FPGA(FieldP。grammableGate6mw)即现场可编程门阵列器件，是一种超大规模集成电路，具有丰富的片内D(EtnbeddedmemoryAH()wB1ockS)，以及在电路可重配置能力(InCir—cuitReoDnfigurable，ICR)，仅需要少量外围器件就能实现本设计的功能。所

4、设计的逻辑程序或电路原理图文件经编译、适配后生成配置数据，将该数据写入存储器内，通过配置电路在系统上电后将配置数据下载到芯片中，FPGA芯片即可执行所设计的逻辑功能。因此，FPGA芯片非常适合于进行快速原型设计。设计者可完全控制产品开发过程中由逻辑设计到最终产品的全过程[¨。这种模式也使用户摆脱了对控制器的设计、加工、制作等一系列工作，又使计算机避免了对显示器的繁琐控制。1设计与实现以台湾达威公司的CIG3224—1SNCw液晶显示屏为例，详细介绍基于F3A的L(、D驱动IP核的设计与实现过程。CIG3224—1SNcw液晶显示屏是一种用非晶硅作为开关器件的有源矩

5、阵液晶显示器，采用rL电平接口，分辨率为320×240．数据总线采用4位的数据线DB3～E嘞，时序及控制信号有：、，1、RE、VLINE、vlK，分别为帧同步信号、行同步信号和像素时钟信号】。从液晶屏的技术参数着手，通过对液晶屏驱动时序的研究，设计出显示驱动系统电路以及相应的程序。基于FPGA的LCD驱动电路的原理结构图如图1所示，主要包括显示驱动控制器和配置电路等，其中显示驱动控制器是由FPGA构成的液晶控制IP核，由显示驱动电路、显示控制电路和显示IM三个部分组成；由于基于SRAI、，I工艺的FPGA芯片是易失性的，掉电以后其内部配置数据将丢失，因此需要外接配

6、置电路保存其配置数据，本设计采用专用配置器件EP2C实现配置功能。收稿日期：2008一O6—25作者简介：吴其琦(198l一)，男，广西柳州市人，广西工学院电子信息与控制工程系助理实验师。第3期吴其琦等：基于的L(、D驱动芯片的设计35L(=D驱动电路工作过程为：电路上电复位后，配置电路将存放于EP2C中的配置数据送入FPGA芯片，电路开始工作。显示驱动控制器接收来自MPU的控制信号、字符或图形等显示数据，其中的控制信号实现控制／设置功能，为显示驱动电路提供扫描时序信号。显示数据由显示控制电路控制存入显示f乙M中。随着显示fM数据的更新，显示控制电路持续从显示IM

7、中读取数据，将显示数据和时序信号传送给显示驱动电路，显示驱动电路在时序信号的控制下将数据传送于L(D显示屏，从而实现预定显示。1．1显示RAM电路DPY显示驱动控制电路由于L(是慢速设备，而MPu发送至L(、D控字库●—一丝垒垡弓显示塑制器的显示数据速率通常大于L(D显示更新速度，／图Ⅶ显奉数据控制显示数掳显示因此需要将这些显示数据送人数据存储器中缓形库—八一l卜电路驱动—1／存[3l。设计中采用CYCI系列的FPGA芯片，互[]=II电路CL：l(显．．J．M．J一I可以通过软件兆功能来配置FPGA片内B来构成显示数据缓存器。显示M的电路模型如图2图1驱动电路原

8、理结构图所