基于fpga的硬件乘法器设计.doc

基于fpga的硬件乘法器设计.doc

ID:57751111

大小:15.00 KB

页数:2页

时间:2020-09-02

基于fpga的硬件乘法器设计.doc_第1页
基于fpga的硬件乘法器设计.doc_第2页
资源描述:

《基于fpga的硬件乘法器设计.doc》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、libraryIEEE;useIEEE.STD_LOGIC_1164.ALL;useIEEE.STD_LOGIC_ARITH.ALL;useIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYmltISPORT(a:INstd_logic_vector(1DOWNTO0);--key1&key2b:INstd_logic_vector(1DOWNTO0);--key3&key4c:OUTstd_logic_vector(7DOWNTO0);--sm_LEDoutputled_bit:OU

2、Tstd_logic);ENDmlt;ARCHITECTUREarchOFmltISSIGNALc_tmp:std_logic_vector(3DOWNTO0);BEGINled_bit<='0';c_tmp<=a*b;PROCESS(c_tmp)BEGINCASEc_tmpISWHEN"0000"=>c<="";WHEN"0001"=>c<="";WHEN"0010"=>c<="";WHEN"0011"=>c<="";WHEN"0100"=>c<="";WHEN"0101"=>c<="";WHEN"0

3、110"=>c<="";WHEN"0111"=>c<="";WHEN"1000"=>c<="";WHEN"1001"=>c<="";WHEN"1010"=>c<="";WHEN"1011"=>c<="";WHEN"1100"=>c<="";WHEN"1101"=>c<="";WHEN"1110"=>c<="";WHEN"1111"=>c<="";WHENOTHERS=>NULL;ENDCASE;ENDPROCESS;ENDarch;

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。