实验十一集成计数应用

实验十一集成计数应用

ID:5825303

大小:207.50 KB

页数:6页

时间:2017-12-25

实验十一集成计数应用_第1页
实验十一集成计数应用_第2页
实验十一集成计数应用_第3页
实验十一集成计数应用_第4页
实验十一集成计数应用_第5页
资源描述:

《实验十一集成计数应用》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、实验十一集成计数应用一、实验目的1.掌握计数器的基本原理。2.学习集成计数器的应用。二、实验用元器件计数器:74LS161×2,74LS390×2,CD4516×2四2输入与非门74LS00×1四2输入或门74LS32×1计数器是一种中规模集成电路,其种类有很多。如果按照触发器翻转的次序分类,可分为同步计数器和异步计数器两种;如果按照计数数字的增减可分为加法计数器、减法计数器和可逆计数器三种;如果按照计数器进位规律又可分为二进制计数器、十进制计数器、可编程N进制计数器等多种。1.4位二进制同步计数器74LS16

2、1该计数器外加适当的反馈电路可以构成十六进制以内的任意进制计数器。图11-1中是预置数控制端,D、C、B、A是预置数据输入端,是清零端,EP、ET是计数器使能控制端,RCO是进位信号输出端,它的主要功能有:图11-1 74161芯片引脚图①异步清零功能 若=0,则输出QDQCQBQA=0000,与其它输入信号无关,也不需要CP脉冲的配合,所以称为“异步清零”。②同步并行置数功能在=1,且=0的条件下,当CP上升沿到来后,触发器QDQCQBQA同时接收D、C、B、A输入端的并行数据。由于数据进入计数器需要CP脉冲

3、的作用,所以称为“同步置数”,由于4个触发器同时置入,又称为“并行”。③进位输出RCO在=1、=1、EP=1、ET=1的条件下,当计数器计数到1111时进位RC0=1,其余时候RC0=0。④保持功能在=1,=1的条件下,EP、ET两个使能端只要有一个低电平,计数器将处于数据保持状态,与CP及D、C、B、A输入无关,EP、ET区别为ET=0时进位输出RC0=0,而EP=0时RC0不变。注意保持功能优先级低于置数功能。⑤计数功能在=1、=1、EP=1、ET=1的条件下,计数器对CP端输入脉冲进行计数,计数方式为二进

4、制加法,状态变化在QDQCQBQA=0000~1111间循环。74LS161的功能表详见表11-l所示。表11-174LS161的功能表清零预置使能时钟预置数据输出EPETCPDCBAQDQCQBQA01111×0111××××0××011×↑××↑××××DCBA××××××××××××0000DCBA保持保持计数通过对74LS161外加适当的反馈电路构成十六进制以内的各种计数器。用反馈的方法构成其它进制计数器一般有两种形式,即反馈清零法和反馈置数法。以构成十进制计数器为例,十进制计数器计数范围是0000~1

5、001,计数到1001后下一个状态为0000。①反馈清零法是利用清除端构成,即:当QDQCQBQA=1010(十进制数10)时,通过反馈线强制计数器清零,如图11-2(a)所示。由于该电路会出现瞬间1010状态,会引起译码电路的误动作,因此很少被采用。②反馈置数法是利用预置数端构成,把计数器输入端ABCD全部接地,当计数器计到1001(十进制数9)时,利用QDQA反馈使预置端=0,则当第十个CP到来时,计数器输出端等于输入端电平,即:QD=QC=QB=QA=0,这样可以克服反馈清零法的缺点,如图11-2(b)所

6、示。反馈清零(a)反馈置数(b)图11-2用74161构成十进制计数器多片计数器通过级联构成多位计数器。级联可分串行进位和并行进位两种。①二位十进制串行进位计数器的级联电路如图5-3所示,其缺点是速度较慢。图11-3串行进位式2位10进制计数器②二位十进制并行进位(也称超前进位)计数器的级联电路如图11-4所示,后者的进位速度比前者大大提高。图11-4并行进位式2位10进制计数器1.二进制可逆计数器CD4516CD4516是异步可预置四位计数器,其引脚图如图11-5所示。其功能见表11-2。图11-5 CD45

7、16引脚图表11-2 CD4516功能表CPLDRDQDQCQBQA×××HL××××H×H×LL↑LHLL↑LLLLD CBALLLL保持加法计数器减法计数器①CP为计数器时钟输入,上升沿触发。②LD为异步数据预置控制端,当LD高电平时,D0~D3上的数据置入计数器中。③为计数控制端,控制计数器的计数操作,=0时,允许计数,=1时,保持。④为加/减计数控制端,为高电平时,在CP时钟上升沿计数器加1计数;反之,在CP时钟上升沿减1计数。⑤RD为异步清零端,RD为高电平时,计数器清零。⑥为进位/借位输出,在减法计

8、数时,当Q0~Q3输出“0000”时为低电平;在加法计数时,当Q0~Q3输出“1111”时为低电平,其余输出高电平,=0时始终=1。1.双二-五-十进制加法计数器74390,其引脚图如图8-12。①每个集成块中由2组计数器,每组计数器由两个计数器组成,共有4个计数器。图 8-12 74390引脚图②每组计数器内有1个一位二进制计数器和1个五进制计数器,它们可以单独计数,但清零时同时清零

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。