触发器和时序逻辑电路习题.doc

触发器和时序逻辑电路习题.doc

ID:58648694

大小:164.50 KB

页数:5页

时间:2020-10-16

触发器和时序逻辑电路习题.doc_第1页
触发器和时序逻辑电路习题.doc_第2页
触发器和时序逻辑电路习题.doc_第3页
触发器和时序逻辑电路习题.doc_第4页
触发器和时序逻辑电路习题.doc_第5页
资源描述:

《触发器和时序逻辑电路习题.doc》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第14章触发器和时序逻辑电路一、选择题:1、相同计数器的异步计数器和同步计数器相比,一般情况下()A.驱动方程简单B.使用触发器个数少C.工作速度快D.以上都不对2、n级触发器构成的环形计数器,其有效循环的状态数是()A.n个B.2个C.4个D.6个3、下图所示波形是一个()进制加法计数器的波形图。试问它有()个无效状态。A.2;B.4;C.6;D.12PQ1Q2Q34、设计计数器时应选用()。A.边沿触发器B.基本触发器C.同步触发器D.施密特触发器5、一块7490十进制计数器中,它含有的触发器个数是()A.4

2、B.2C.1D.66、n级触发器构成的扭环形计数器,其有效循环的状态数是()A.2n个B.n个C.4个D.6个7、时序逻辑电路中一定包含()A.触发器B.组合逻辑电路C.移位寄存器D.译码器8、用n个触发器构成计数器,可得到的最大计数长度为()A.2nB.2nC.D.n9、有一个移位寄存器,高位在左,低位在右,欲将存放在其中的二进制数乘上(4)10,则应将该寄存器中的数()A.右移二位B.左移一位C.右移二位D.左移一位10、某时序逻辑电路的状态转换图如下,若输入序列X=1001时,设起始状态为S1,则输出序列Z

3、=()X/Z0/11/0S1S20/01/1A.0101B.1011C.0111D.100011、、一位8421BCD码计数器至少需要()个触发器A.4B.3C.5D.1012、利用中规模集成计数器构成任意进制计数器的方法有(ABC)A.复位法B.预置数法C.级联复位法13、在移位寄存器中采用并行输出比串行输出()。A.快B.慢C.一样快D.不确定14、用触发器设计一个24进制的计数器,至少需要()个触发器。A.5B.4C.6D.315、在下列逻辑电路中,不是组合逻辑电路的有()。A.寄存器B.编码器C.全加器D

4、.译码器16、一个4位移位寄存器可以构成最长计数器的长度是()。A.15B.12C.8D.1617、有一个左移移位寄存器,当预先置入1011后,其串行输入固定接0,在4个移位脉冲CP作用下,四位数据的移位过程是()。A.1011--0110--1100--1000—0000B.1011--0101--0010--0001—0000C.1011--0111--1110—1101—1011D.1011—1101—1110—1111--111118、时钟RS触发器的触发时刻为()A.CP=0期间B.CP=1期间C.CP

5、上升沿D.CP下降沿19、若有一个N进制计数器,用复位法可以构成M进制计数器,则M()N。A.C.=20、一个四位二进制码减法计数器的起始值为1001,经过100个时钟脉冲作用之后的值为:()A.0101B.0100C.1101D.110021.描述时序逻辑电路功能的两个重要方程式是()。A、状态方程和输出方程B、状态方程和驱动方程C、驱动方程和特性方程D、驱动方程和输出方程22.由与非门组成的RS触发器不允许输入的变量组合为()。A、00B、01C、10D、1123.双稳态触发器的类型有()A、基本RS

6、触发器;B、同步RS触发器;C、主从式触发器;D、前三种都有。24.存在空翻问题的触发器是()A、D触发器;B、同步RS触发器;C、主从JK触发器。二、判断题:1、二进制加法计数器从0计数到十进制24时,需要5个触发器构成,有7个无效状态。()2、构成一个7进制计数器需要三个触发器。()3、当时序电路存在无效循环时该电路不能自启动。()4、构成一个7进制计数器需要三个触发器。()5、当时序电路存在无效循环时该电路不能自启动。()6、同步时序电路具有统一的时钟CP控制。()7、有8个触发器数目的二进制计数器,它具有

7、256个计数状态。()8、.N进制计数器可以实现N分频;()9、寄存器是组合逻辑器件。()10、寄存器要存放n位二进制数码时,需要个触发器。()11、3位二进制计数器可以构成模值为的计数器。()12、十进制计数器最高位输出的周期是输入CP脉冲周期的10倍。()13、寄存器是组合逻辑器件。()14、寄存器要存放n位二进制数码时,需要个触发器。()15、3位二进制计数器可以构成模值为的计数器。()16、十进制计数器最高位输出的周期是输入CP脉冲周期的10倍。()三、简述题1、时序逻辑电路和组合逻辑电路的区别有哪些?2

8、、何谓“空翻”现象?抑制“空翻”可采取什么措施?四、分析题:1.写出图示逻辑图中各电路的状态方程。2.74LS161是同步4位二进制加法计数器,其逻辑功能表如下,试分析下列电路是几进制计数器,并画出其状态图。74LS161逻辑功能表CTPCTTCPQ3Q2Q1Q00111CRLDCTPCTTD3D2D1D0Q3Q2Q1Q0CO74LS161CPCP&“1”“1”“1”1×

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。