第7章并行接口ppt课件.ppt

第7章并行接口ppt课件.ppt

ID:58698185

大小:2.35 MB

页数:84页

时间:2020-10-04

第7章并行接口ppt课件.ppt_第1页
第7章并行接口ppt课件.ppt_第2页
第7章并行接口ppt课件.ppt_第3页
第7章并行接口ppt课件.ppt_第4页
第7章并行接口ppt课件.ppt_第5页
资源描述:

《第7章并行接口ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第7章并行接口并行通信:在微型计算机和外设或其它计算机之间的信息交换中,把一个字符的各数位用几根数据线同时进行传输。并行接口:实现并行通信的接口并行接口电路的实现:通用的TTL芯片,如:74LS373、74LS244和74LS245等可编程并行接口芯片,如:8255A简单并行接口7.1可编程并行接口8255A7.2键盘接口7.3LED显示器接口7.47.1简单并行接口采用通用的TTL芯片,是一种不可编程的接口芯片,它电路结构简单、功能单一,硬件接好后,功能固定,无法改变。简单并行接口的种类7.1.1简单并行接口的应用7.1.27.1.

2、1简单并行接口的种类基本部件为三态缓冲器和数据锁存器。通常包括上述两种部件之一或兼具这两种部件的接口电路都可作为简单的并行接口。三态缓冲器接口1数据锁存器接口2兼具数据锁存器和三态缓冲器的接口31.三态缓冲器接口使用最多、最典型的是:74LS244:单向的8位缓冲器/驱动器74LS245:双向的8位总线收发器。由于三态门具有“通断”控制能力的这个特点,故可利用其作输入接口。利用三态门作为输入信号接口时,要求信号源能够将信号保持足够长的时间直到被CPU读取,这是因为三态门本身没有对信号的保持或锁存能力。图7.1图7.174LS244的逻

3、辑功能图和引脚图2.数据锁存器接口数据输出接口通常采用具有信息存储能力的双稳态触发器来实现。数据锁存器接口主要是指带有一定控制端的触发器和数据锁存器,最简单的可用D触发器构成。例如,常用的8位触发器组成的74LS273芯片。74LS273共有8个数据输入端(1D~8D)和8个数据输出端1Q~8Q。S为复位端,低电平有效,CP为脉冲输入端,在每个脉冲的上升沿将输入端D的状态锁存在Q输出端,并将此状态保持到下一个时钟脉冲的上升沿。74LS273常作为并行输出接口。图7.2图7.274LS273的逻辑功能图和引脚图3.兼具数据锁存器和三态缓

4、冲器的接口最典型的是74LS373芯片,它是具有三态缓冲功能的数据锁存器,由一个8位的锁存器和一个8位三态缓冲器构成。功能类似的还有Intel公司的8212输入/输出接口芯片。图7.3图7.374LS373的逻辑功能图和引脚图使能端G有效时,将D端数据锁存到触发器。当输出允许端OE有效时,将锁存的数据送到输出端Q。7.1.2简单并行接口的应用例7.1★例7.2★例7.1图7.4是使用三态缓冲器74LS244构成的开关接口电路。74LS244的端口地址为80H。试编写一段程序,实现每隔5分钟检测一次开关S1~S8的通断状态,检测100次

5、结束,并把检测结果保存到以2000H开始的一段存储区域中。程序段图7.4由74LS244构成的开关接口例7.1的程序段MOVBX,2000HMOVCX,100LOP:INAL,80H;80H是I/O端口地址MOV[BX],ALINCBXCALLDELAY5M;延时5分钟LOOPLOP图7.4例7.2图7.5是采用锁存器74LS373的发光二级管LED接口电路。74LS373的端口地址为40H。试编写一段程序,控制8个LED发光管间隔发光,每隔5秒钟变换发光状态(亮变灭,灭变亮),工作10小时结束。程序段图7.5由74LS373构成的L

6、ED接口例7.2的程序段由图7.5可看出,输出为0时,LED亮,为1时,LED灭,由于要求8个LED间隔发光,所以可输出初始值为01010101B=55H;另外,每隔5秒变换发光状态,10小时结束,所以需变换的次数为10×60×60/5=7200。程序段如下:MOVCX,7200MOVAL,55HLOP:OUT40H,AL;40H是I/O端口地址CALLDELAY5S;延迟5秒钟XORAL,0FFHLOOPLOP7.2可编程并行接口8255A8255A的内部结构和引脚特性7.2.18255A的控制字7.2.28255A的工作方式7.2

7、.38255A的编程及应用7.2.47.2.18255A的内部结构和引脚特性8255A的内部结构18255A的引脚特性21.8255A的内部结构图7.6数据总线缓冲器★数据端口A、B、C★A组和B组控制电路★读/写控制逻辑★图7.68255A的内部结构1)数据总线缓冲器一个双向三态的8位缓冲器用作8255A同数据总线相连的缓冲部件。CPU通过执行输入/输出指令实现对缓冲器发送或接收操作。8255A的控制字和状态字也是通过该缓冲器传送的。图7.62)数据端口A、B、C三个8位的数据端口PA、PB、PC,用户可以用软件将它们设置为输入或输

8、出端口。。端口A(PA口)有一个8位的数据输入锁存器和一个8位的数据输出锁存器/缓冲器。所以,端口A作为输入或输出时,数据均受到锁存。故端口A可以用在数据双向传输的场合。端口B(PB口)和端口C(PC口)分别有一个8位的

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。