第2章微机系统中的微处理器meppt课件.ppt

《第2章微机系统中的微处理器meppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、Home2.1微处理器结构2.2CPU的存储器管理2.5从8086到Pentium微处理器第2章微机系统中的微处理器2.4CPU的操作即时序2.3CPU的工作模式及外部引脚熟悉8086CPU的内部结构和外部引脚功能。熟练掌握8086一些特殊寄存器的功能和使用方法。熟悉8086系统对存储器的分段管理，掌握物理地址和逻辑地址的换算。Home重点与难点2.18086/8088微处理器结构1.8086/8088CPU编程结构1从功能上看，可以分为两大部分：(1)总线接口部件BIU(BusInterfaceUnit)(2)执行部件EU(Executi

2、onUnit)。1HomeNextBack串行工作方式：传统计算机的CPU采用串行工作方式：2BUS忙碌忙碌忙碌忙碌取指令1执行1取操作数2执行2CPU存结果1取指令2HomeNextBack串行工作方式特点：1）CPU执行指令时总线处于空闲状态2）CPU访问存储器(存取数据或指令)时要等待总线操作的完成缺点：CPU无法全速运行解决：总线空闲时预取指令，使CPU需要指令时能立刻得到2HomeNextBack并行工作方式：8086/8088CPU采用并行工作方式取指令2取操作数BIU存结果取指令3取操作数取指令4执行1执行2执行3EUBUS忙

3、碌忙碌忙碌忙碌忙碌忙碌3课前思考题简述你对80x86CPU的功能结构的理解，并说明是如何提高效率的？HomeNextBack2.8086/8088CPU内部寄存器结构4HomeNextBack2.2存储器管理存储器是由若干存储单元组成的存储整体。每个存储单元的唯一地址编号称为物理地址（PhysicalAddress）。8086/8088CPU共有20根地址线，可直接寻址220=1MB内存空间，地址范围是00000H～0FFFFFH。1MB存储空间划分成若干段，每个段限长64KB，都是可独立寻址逻辑单元。各个逻辑段在物理存储器中可以是邻接、间

4、隔、部分重叠和完全重叠的。一个物理存储单元可映像到一个或多个逻辑段。(1)存储器结构6(2)存储器管理存储器的操作完全基于物理地址。问题：8086的内部总线和内部寄存器均为16位，如何生成20位地址？解决：存储器分段段i-1段i段i+1高地址低地址段基址段基址段基址段基址最大64KBHomeNextBack7逻辑地址与物理地址的关系HomeNextBack物理地址逻辑地址存储单元的实际地址（20位）与存储单元有唯一对应关系由16位的段地址和段内偏移地址组成，表示为段地址：偏移地址CPU访问存储单元时使用物理地址编程时程序以逻辑地址编址8物理

5、地址和逻辑地址的转换将逻辑地址中的段地址左移4位，加上偏移地址就得到20位物理地址一个物理地址可以有多个逻辑地址逻辑地址1460:100、1380:F00物理地址14700H14700H14600H＋100H14700H13800H＋F00H14700H段地址左移4位加上偏移地址得到物理地址图2.4存储空间分段结构图2.5段重叠分段结构HomeBackHomeNextBack4.堆栈内存中一个按先入后出方式操作的特殊区域每次压栈和退栈均以WORD为单位SS存放堆栈段地址，SP存放段内偏移，SS:SP构成了堆栈指针堆栈用于存放返回地址、过程参

6、数或需要保护的数据常用于响应中断或子程序调用9SS低高SP1234HSS低高SPHomeHomeBack压栈前退栈SPSS高低高压栈1234HSPF000HSPSPF000H堆栈操作SP102.38086/8088CPU的工作模式及外部引脚HomeBackHomeNext1.最小模式和最大模式概念(1)最小模式:在系统中只有一个微处理器。(2)最大模式：两个或多个微处理器（主处理器、协处理器）12.8086/8088CPU的引脚特性8086CPU的40条引脚信号可按功能分可分为四类，它们是：地址总线数据总线控制总线其它(时钟与电源)。MN/

7、MX2（1）最小模式（MN/MX接＋5V）①AD15～AD0地址/数据总线②A19/S6～A16/S3地址/状态总线③BHE/S7高8位数据允许/状态线④MN/MX，最小/最大模式控制信号，输入⑤RD读信号⑥WR写信号⑦M/IO存储器/输入输出控制信号3⑧ALE地址锁存允许信号⑨READY(Ready)准备就绪信号⑩INTR可屏蔽中断请求信号⑪INTA中断响应信号⑫NMI非屏蔽中断请求信号⑬RESET系统复位信号⑭DEN数据允许信号⑮DT/R数据发送/接收控制信号4⑯HOLD总线保持请求信号输入⑰HLDA总线保持响应信号⑱TEST测试信号⑲

8、CLK时钟输入信号⑳VCC(+5V)GND58086CPU工作在最大模式时，24～31引脚需重新定义（2）最大模式（MN/MX接地）6①QS1/QS0指令队列状态信号②S2、S1