第2章 FPGA CPLD结构原理课件.ppt

《第2章 FPGA CPLD结构原理课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、EDA技术实用教程第2章FPGA/CPLD结构原理主要内容（1）概述（2）简单PLD结构原理（3）CPLD的机构和原理（4）PFGA的结构和原理（5）硬件测试（6）PLD产品概述（7）CPLD/FPGA的编程与测试2.1概述PLD_ProgrammableLogicDevices可编程逻辑器件：用户构造逻辑功能传统数字系统由固定功能标准集成电路74/75系列、4000、5000系列构成，设计无灵活性，芯片种类多，数目大。现代数字系统仅有三种标准积木块：微处理器、存储器和PLD构成，即CPU+RAM+PLD模式。

2、PLD是其设计核心。2.1概述2.1概述2.1.1PLD的发展历程1）70年代初：PROM、PLA_ProgrammableLogicArray（第一代）2）70年代末，AMD公司推出了PAL_ProgrammableArrayLogic3）80年代初，Latttice公司推出GAL_GenericArrayLogic（第二代）4）80年代中，Xiinx推出FPGA_FieldProgrammableGatesArrayAltera推出EPLD_ErasableProgrammableLogicDevice5）

3、80年代末，Lattice提出ISP_InSystemProgrammable概念，推出ispLSI。6）90年代后期，出现内嵌复杂功能模块（如加法器、乘法器、RAM、CPU核、DSP核、PLL等）的SOPC。2.1概述2.1.1PLD的发展历程近年PLD的发展：密度：单片集成度以达1000万系统门速度：达420M以上线宽：已达90nm，属甚深亚微米技术(VDSM_VeryDeepSubMicrometer)PLD最显著的特点：高集成度、高速度、高可靠性、在系统编程。PLD以占整个IC产值的40%以上，PLD的

4、产量、集成度每年增加35%，成本降低40%。2.1概述2.1.2PLD分类（1）按集成度分类2.1概述（2）按结构分类1乘积项结构器件基本结构：“与-或”阵列器件：大部分简单PLD和CPLD2基于查找表结构的器件基本结构：简单的查找表组成可编程门，在构成阵列形式器件：FPGA2.1概述（3）按编程工艺分类1熔丝型器件2反熔丝型器件3EPROM型4EEPROM型5SPAM型6Flash型一次性可编程器件2.2简单PLD结构原理2.2.1逻辑元件符号表示2.2简单PLD结构原理2.2.1逻辑元件符号表示2.2简单P

5、LD结构原理2.2.2PROM结构原理2.2简单PLD结构原理2.2.2PROM结构原理2.2简单PLD结构原理2.2.2PROM结构原理2.2简单PLD结构原理2.2.2PROM结构原理2.2简单PLD结构原理2.2.3PLA结构原理2.2简单PLD结构原理2.2.3PLA结构原理2.2简单PLD结构原理2.2.4PAL结构原理2.2简单PLD结构原理2.2.4PAL结构原理2.2.5GAL结构原理2.2简单PLD结构原理2.2.5GAL结构原理（1）寄存器模式2.2简单PLD结构原理（2）复合模式1、组合输

6、出双向口结构2.2简单PLD结构原理（2）复合模式2、组合输出结构2.2简单PLD结构原理（3）简单模式1、反馈输入结构2.2简单PLD结构原理（3）简单模式2、输出反馈结构2.2简单PLD结构原理（3）简单模式3、输出结构2.3CPLD的结构及其工作原理2.3CPLD的结构及其工作原理PLD包括三大部分：（1）一个二维的逻辑块阵列：---构成PLD的阵列核心（2）输入/输出块。（3）连接逻辑的互连资源：---用于逻辑块之间，逻辑块与输入/输出块之间的连接。2.3CPLD的结构及其工作原理典型器件：Altera

7、的MAX7000AMAX3000ALAB：LogicArrayBlock（逻辑阵列块）PIA：ProgrammableInterconnectArray（可编程连线阵）2.3CPLD的结构及其工作原理1.逻辑阵列块LABLAB输入信号：来自作为通用逻辑输入的PIA的36个信号；全局控制信号，用于寄存器辅助功能；从I/O引脚到寄存器的直接输入通道；2.3CPLD的结构及其工作原理MAX3000A结构主要是由多个LAB组成的阵列以及它们之间的连线构成。一个LAB由16个宏单元的阵列组成。1.逻辑阵列块LAB2.3C

8、PLD的结构及其工作原理2.宏单元2.3CPLD的结构及其工作原理2.宏单元功能块组成：（1）逻辑阵列实现组合逻辑，可以给每个宏单元提供五个乘积项（2）乘积项选择矩阵a分配这些乘积项作为到或门或异或门的主要逻辑输入，以实现组合逻辑输入。b把这些乘积项作为宏单元中寄存器的辅助输入：清零、置位、时钟、时钟时能控制（3）可编程寄存器2.3CPLD的结构及其工作原理2.宏单元（3）可编程寄存器