电子技术第11讲(触发器、寄存器) newppt课件.ppt

电子技术第11讲(触发器、寄存器) newppt课件.ppt

ID:58732129

大小:1.16 MB

页数:59页

时间:2020-10-04

电子技术第11讲(触发器、寄存器) newppt课件.ppt_第1页
电子技术第11讲(触发器、寄存器) newppt课件.ppt_第2页
电子技术第11讲(触发器、寄存器) newppt课件.ppt_第3页
电子技术第11讲(触发器、寄存器) newppt课件.ppt_第4页
电子技术第11讲(触发器、寄存器) newppt课件.ppt_第5页
资源描述:

《电子技术第11讲(触发器、寄存器) newppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第11讲第21章时序逻辑电路21.1双稳态触发器R-S触发器D触发器JK触发器21.2寄存器1第21章触发器和时序逻辑电路触发器类型触发器双稳态触发器单稳态触发器无稳态触发器按功能按结构RS触发器JK触发器D触发器T触发器主从触发器维阻触发器2第21章触发器和时序逻辑电路21.1双稳态触发器21.1.1R-S触发器Q,Q输出端1.基本的R-S触发器组成:用2个与非门(或或非门)构成&&RDSDQQRD—RESET直接复位端SD—SET直接置位端3基本R-S触发器真值表SDRDQQ0101(复位)1010(置位)00保持原状11不确定&&RDSDQQ011100RD=0同时SD=1时,

2、Q=0。故RD称为复位端,或称为清0端4R-S触发器真值表&&RDSDQQ011100SDRDQQ0101(复位)1010(置位)00保持原状11不确定SD=0同时RD=1时,Q=1。故SD称为置位端,或称为置1端5&&RDSDQQR-S触发器真值表SDRDQQ0101(复位)1010(置位)00保持原状11不确定111100指RD、SD从01或10变成11时,输出端状态不变6&&RDSDQQR-S触发器真值表SDRDQQ0101(复位)1010(置位)00保持原状11不确定001111指RD、SD同时从11变成00时,输出端状态不定7R-S触发器真值表SDRDQQ010

3、1(复位)1010(置位)00保持原状11不确定&&RDSDQQ00111111&&RDSDQQ001111110000即Q、Q可能是01,也可能是10。设计电路时此种情况应避免指RD、SD同时从11变成00时,输出端状态不定8R-S触发器特点:(1)具有两个稳态(Q=0,Q=1或Q=1,Q=0),称为双稳态触发器。(2)可触发使之翻转(使RD、SD之一为1时可翻转)。(3)具有记忆功能(RD、SD都为0时,保持原来状态)。9R-S触发器应用举例:单脉冲发生器&&RDSDQQ+5V+5V4.7k4.7kK10R-S触发器应用举例:单脉冲发生器&&RDSDQQ+5V+5V4.7k

4、4.7kK11R-S触发器应用举例:单脉冲发生器&&RDSDQQ+5V+5V4.7k4.7kKQQt正脉冲负脉冲122.时钟控制电平触发的R-S触发器(可控RS触发器)触发器功能表CP:时钟脉冲(ClockPulse)R、S控制端CPSRQn+1说明1010清01101置1100Qn保持111不定避免0Qn保持&&RDSDQQ&&RSCP13CPSRQn+1说明1010清01101置1100Qn保持111不定避免0Qn保持状态表达式:Qn+1=S+RQnSR=0触发器功能表14时钟控制电平触发的R-S触发器(续)时钟控制—只有CP=1时,输出端状态才能改变电平触发—在CP

5、=1时,控制端R、S的电平(1或0)发生变化时,输出端状态才改变用途:D触发器和J-K触发器的内部电路CPSRQn+1说明1010清01101置1100Qn保持111不定避免0Qn保持1521.1.3D触发器1.时钟控制电平触发的D触发器CPSRQn+1说明1101置11010清0100Qn保持111不定避免0Qn保持1D其他两种情况不会出现&&RDSDQQ&&RSCP16时钟控制电平触发的D触发器功能表CPDQn+11001110QnCP=1时,Qn+1=DCP=0时,保持原状D触发器具有数据记忆功能1DCP&&RDSDQQ&&17时钟控制电平触发的D触发器1DCP&&QQ&&符号

6、RDSDRDSDDCPQQ182.维持阻塞型D触发器符号&&RDSDQQ&&&&DCPRDSDDCPQQ19维持阻塞型D触发器的引脚功能符号D数据输入端CP时钟脉冲Q、Q输出端,Q的小圈表示是反相输出端,即Q总是与Q相反RDSDDCPQQRD直接清0端(复位端)RD=0,SD=1时,Q=0SD直接置1端(置位端)RD=1,SD=0时,Q=1小圈表示低电平有效20维持阻塞型D触发器的引脚功能(续)功能表CPQn+1D触发方式:边沿触发(时钟上升沿触发)功能表说明:在CP上升沿时,Q等于D;在CP高电平、低电平和下降沿时,Q保持不变RDSDDCPQQ21时钟下降沿触发的维持阻塞型D触发器功能

7、表CPQn+1D功能表说明:在CP下降沿时,Q等于D;在CP高电平、低电平和上升沿时,Q保持不变RDSDDCPQQ223.集成D触发器介绍(1)集成双D触发器74LS74RDSDDCPQQRDSDDCPQQVcc(+5V)GND(地)23D触发器应用举例:用D触发器将一个时钟进行2分频。DCPQQCPCPQQ01RD、SD不用时,悬空或通过4.7k的电阻接高电平频率FQ=FCP/2D触发器功能CP时,Q=D24用2个2分频器级联组

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。