数字逻辑电路第6章时序逻辑电路-5剖析ppt课件.ppt

《数字逻辑电路第6章时序逻辑电路-5剖析ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第6章常用时序逻辑电路及MSI　　时序电路模块的应用6.1计数器6.2寄存器6.3移位寄存器型计数器寄存器是另一种常用的时序逻辑电路,主要用于对数据进行寄存和移位。寄存器可分为两大类:基本寄存器和移位寄存器。基本寄存器只能寄存数据,其特点是:数据并行输入、并行输出。移位寄存器不仅可以寄存数据,还可以对数据进行移位,数据在移位脉冲的控制下依次逐位左移或右移。移位寄存器有四种不同的工作方式:并行输入/并行输出、并行输入/串行输出、串行输入/并行输出、串行输入/串行输出。6.2寄存器5.2.1基本寄存器图5―45所示是由四个下降沿触发的边沿D触发器构成的四位基本寄存器。它的工作原理很简

2、单:当CP的下降沿到来时,加在D3、D2、D1、D0上的四位并行数据就被送入到四个触发器的Q3、Q2、Q1、Q0输出端,在下一个CP的下降沿到来之前,这些数据一直寄存在输出端。各个触发器的状态方程如下:Qn+13=D3,Qn+12=D2Qn+1１=D1,Qn+10=D0当CP的下降沿到来时)图5―45四位基本寄存器5.2.2移位寄存器按照数据移位的特点,移位寄存器可分为单向移位寄存器和双向移位寄存器。单向移位寄存器只能进行单方向的数据移位,有右移和左移两种。双向移位寄存器在控制信号的作用下可进行向右和向左两个方向的数据移位。移位寄存器不仅可以用来寄存数据,还广泛应用于数据的串行/

3、并行转换、数值运算等。1.单向移位寄存器图5―46所示为一个四位右移寄存器。数据从串行输入端中输入,在移位脉冲的作用下逐位右移,第一个CP下降沿到来时,第一位数据被移进第一个触发器的输出端Q0;第二个CP下降沿到来时,第二位数据被移进第一个触发器的输出端Q0,第一位数据被移到第二个触发器的输出端Q1;第三个CP下降沿到来时,第三位数据被移进第一个触发器的输出端Q0,第二位数据被移到第二个触发器的输出端Q1,第一位数据被移到第三个触发器的输出端Q2;第四个CP下降沿到来时,第四位数据被移进第一个触发器的输出端Q0,第三位数据被移到第二个触发器的输出端Q1,第二位数据被移到第三个触发器

4、的输出端Q2,第一位数据被移到第四个触发器的输出端Q3。由此可见,在移位脉冲的作用下,可以从其中一个触发器的输出端串行输出数据,也可以经过四个移位脉冲后,从四个触发器的输出端并行输出数据。该寄存器有串行输入/串行输出、串行输入/并行输出两种工作方式。图5―46右移寄存器图5―47图5―46所示右移寄存器的时序图触发器的状态方程为(当CP的下降沿到来时)图5―48所示是一个四位左移寄存器,其工作原理和图5―46所示的右移寄存器相似。不同之处在于:在图5―48所示寄存器中,数据是逐位左移的;在图5―46所示寄存器中,数据是逐位右移的。图5―48左移寄存器当CP的下降沿到来时触发器的状态

5、方程如下:在图5―46和图5―48所示的移位寄存器中,数据都是串行输入的,既可以串行输出也可以并行输出,可以实现数据的串行/并行转换。图5―49所示是一个数据并行输入、串行输出的移位寄存器,它可以实现数据的并行/串行转换。图5―49并入/串出移位寄存器图5―50图5―49所示寄存器当时,数据可以从D0、D1、D2、D3端并行输入。当时,在移位脉冲CP的控制下,数据逐位右移,进行串行输出。因此,此寄存器可以实现数据的并行/串行转换,图5―50所示是它的时序图。当CP的下降沿到来时，由图5-49写出触发器的状态方程如下：2.双向移位寄存器图5―51所示是一个双向移位寄存器,利用它可以对

6、数据进行逐位右移,也可以对数据进行逐位左移。图5―51双向移位寄存器触发器的状态方程为(当CP的下降沿到来时)当时:(当CP的下降沿到来时)此时,在移位脉冲CP的控制下,数据逐位左移。当时:(当CP的下降沿到来时)此时,在移位脉冲CP的控制下,数据逐位右移。图5―52所示为寄存器的时序图,图中假设触发器的初始状态为0000。图5―52图5―51所示寄存器的时序图5.2.3MSI寄存器模块及应用1.74164MSI八位单向移位寄存器74164MSI是具有异步清零功能的八位串行输入/并行输出单向移位寄存器,它的逻辑符号如图5―53所示。图中，是异步清零端;A和B是串行数据输入端;Q0~

7、Q7是数据并行输出端；CLK是移位脉冲输入端。(当CP的上升沿到来时)图5―5374164MSI八位单向移位寄存器（a）国标符号;（b）惯用模块符号表5―1274164MSI八位单向移位寄存功能表图5―5474164MSI八位单向移位寄存器的时序图2.74194MSI四位双向移位寄存器74194MSI是四位双向移位寄存器,数据可串行输入也可并行输入，可串行输出也可并行输出,同时具有保持和异步清零功能,它的逻辑符号如图5―55所示。是异步清零端;SR是右移串行数据输入