微机原理（第14讲）第6章微处理器外部特性ppt课件.ppt

《微机原理（第14讲）第6章微处理器外部特性ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第6章微处理器外部特性6.18086的引脚信号6.28086的总线时序6.4微机系统总线第6章微处理器外部特性6.18086的引脚信号6.1.1地址/数据信号6.1.2读写控制信号6.1.3其他控制信号6.28086的总线时序6.2.1写总线周期6.2.2读总线周期6.3奔腾微处理器引脚和时序6.3.1引脚定义6.3.2总线周期6.4微机系统总线6.4.1微机总线技术6.4.2ISA总线6.4.3PCI总线物理地址与逻辑地址的区别物理地址地址总线上输出的地址，用于外部硬件连接逻辑地址在微处理器内部、程序员编程时采用的地址6.18086的引脚信

2、号微处理器的引脚连接存储器和外部设备相互配合控制其他部件协同工作微型计算机的结构——应用角度微型计算机的系统组成控制总线CB数据总线DB地址总线ABI/O设备I/O接口系统总线BUS微处理器存储器输入画左；输出画右为方便，课件中星号*表示低有效引脚名称信号功能的英文单词或缩写信号的流向微处理器→外部；微处理器←外部有效方式(1)低电平；(2)高电平；(3)上升沿；(4)下降沿；(5)高电平和低电平三态低电平高电平高阻状态放弃对引脚的控制，其他设备控制该引脚6.1.1地址/数据信号6.1.2读写控制信号6.1.3其他控制信号8086引脚图6.1

3、.1地址/数据信号总线复用同一引脚在不同时刻具有不同功能减少引脚个数AD15～AD0（Address/Data）地址/数据分时复用地址总线：单向输出数据总线：双向输出：三态A19/S6～A16/S3（Address/Status）地址/状态分时复用三态输出访问存储器高4位地址访问外设无效状态信号CPU的工作状态BHE*/S7（ByteHighEnable/Status）高字节允许/状态分时复用三态输出访问存储器低电平传送高字节数据高电平不传送高字节数据状态信号存储空间和I/O空间的地址存储（主存）空间A0~A19：20根1M字节（Byte）I

4、/O空间A0～A15：16根端口个数8位：64K个16位：32K个80X86系统的存储器和I/O端口一般都独立编址6.1.2读写控制信号1.基本读写引脚2.基本总线操作3.同步操作引脚1.基本读写引脚ALE（AddressLatchEnable）地址锁存允许三态、输出高电平有效高电平复用引脚正在传送地址信号M/IO*（Memory/InputandOutput）访问存储器或者I/O三态、输出高低电平均有效高电平（M）CPU访问存储器低电平时（IO*）CPU访问I/O端口WR*（Write）写控制三态、输出低电平有效低电平CPU正向存储单元或I

5、/O端口写数据RD*（Read）读控制三态、输出低电平有效低电平低电平正从存储单元或I/O端口读数据8086地址锁存器STB(8286×2)OE(选用)数据总线地址总线(8282×3)READYRESETMN/MXALEBHEA19～A16AD15～AD0DENDT/RM/IOWRRDHOLDHLDAINTRINTA(8284A)X1X2CLKREADYRESET+5VBHEA19～A0D15～D0I/O读写控制信号由CPU直接产生最小模式系统组成2.基本总线操作（1）存储器读写（2）I/O读写M/IO*、WR*、RD*（1）存储器读写存储

6、器读（MemoryRead）CPU从存储器读取代码存储器操作数存储器写（MemoryWrite）CPU向存储器写入存储器操作数总线操作M/IO*WR*RD*存储器读MEMR*高电平高电平低电平存储器写MEMW*高电平低电平高电平（2）I/O读写I/O读（Input/OutputRead）CPU从外设读操作数输入指令：INI/O写（Input/OutputWrite）CPU向外设写操作数输出指令：OUT总线操作M/IO*WR*RD*I/O读IOR*低电平高电平低电平I/O写IOW*低电平低电平高电平总线操作M/IO*WR*RD*存储器读MEMR

7、*高电平高电平低电平存储器写MEMW*高电平低电平高电平I/O读IOR*低电平高电平低电平I/O写IOW*低电平低电平高电平3.同步操作引脚同步操作保证存储器或外设与CPU速度一致READY就绪(准备好)输入，高电平有效高电平：可以进行数据读写低电平：请求CPU等待数据CPU在进行读写前检测READY引脚其他：DEN*(DataEnable)、DT/R*(DataTransmit/Receive)作用：方便连接外部芯片6.1.3其他控制信号1.中断请求和响应引脚2.总线请求和响应引脚3.其他引脚1.中断请求和响应引脚INTR（Interrup

8、tRequest）可屏蔽中断请求：输入、高电平有效外设→CPU中断屏蔽：IFINTA*（InterruptAcknowledge）可屏蔽中断响应：输出、低电平有效C