资源描述：
《单片机课程设计项目(五)_硬件扩展ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。
1、8051单片机应用系统设计____硬件扩展技术内容介绍§1.单片机最小应用系统及其扩展述§1.080C51单片微机的内部结构概况§1.1单片机最小应用系统§1.2系统扩展的内容与方法§2常用的扩展器件简介§3存储器的扩展§3.1存储器扩展概述§3.2程序存储器的扩展§3.3数据存储器的扩展§3.4全地址范围的存储器最大扩展系统§4I/O口的扩展§5典型的单片机应用扩展系统实例§1.单片机最小应用系统及其扩展概述§1.080C51单片微机的内部结构概况一般微型计算机的基本硬件由四部分组成，即中央处理器
2、CPU(通常包括运算器和控制器)+存储器+输入/输出(I/O)接口+系统总线。将组成计算机的基本部件集成在一块大规模集成电路芯片上，则俗称为单片微型计算机，简称单片机。51系列单片机内部主要包括中央处理器CPU(算术逻辑部件ALU、控制器等)、只读存储器（ROM/EPROM）、随机存取存储器（RAM）、定时器/计数器、并行I/O口P0～P3、串行口、中断系统以及定时控制逻辑电路等。8051系列单片机内部结构如图1－1.0所示。8051简化的内部结构如图1－1.1所示图1–1.08051的内部结构图图
3、1-1.180C51－单片机简化结构框图§1-1.1单片机最小应用系统及其扩展概述1.单片机最小应用系统单片机系统的扩展是以基本的最小系统为基础的,故应首先熟悉最小应用系统的结构。实际上,内部带有程序存储器的8051或8751及89C51单片机本身就是一个最简单的最小应用系统。许多实际应用系统就是用这种成本低和体积小的单片结构实现了高性能的控制。对于目前国内较多采用的内部无程序存储器的芯片8031来说,则要用外接程序存储器的方法才能构成一个最小应用系统。1.2片内带程序存储器的最小应用系统片内带程序
4、存储器的8051、8751及89C51本身即可构成一片最小系统,只要将单片机接上时钟电路和复位电路即可,同时接高电平,ALE、信号不用,系统就可以工作。如图1―1.2所示该系统的特点如下:(1)系统有大量的I/O线可供用户使用，P0、P1、P2、P3四个口都可以作为I/O口使用。(2)内部存储器的容量有限,只有128B的RAM和4KB的程序存储器。(3)应用系统的开发具有特殊性,由于应用系统的P0口、P2口在开发时需要作为数据、地址总线,故这两个口上的硬件调试只能用模拟的方法进行。8051的应用软件
5、须依靠厂家用掩膜技术置入,故一般只适用于可作大批量生产的应用系统。图1―1.2MCS—51系列最小化系统2.片内无程序存储器的最小应用系统片内无程序存储器的芯片构成最小应用系统时,必须在片外扩展程序存储器。由于一般用作程序存储器的EPROM芯片不能锁存地址,故扩展时还应加1个锁存器,构成一个3片最小系统,如图1―2所示。该图中74LS373为地址锁存器,用于锁存低8位地址。图1―1.38031最小化系统§1.2系统扩展的内容与方法1.单片机并行扩展的三总线结构当单片机最小系统不能满足系统功能的要求时
6、,就需要进行扩展。为了使单片机能方便地与各种扩展芯片连接,常将单片机的外部连线变为一般的微型计算机3总线结构形式。对于MCS-51系列单片机,其3总线由下列通道口的引线组成:地址总线:由P2口提供高8位地址线,此口具有输出锁存的功能,能保留地址信息。由P0口提供低8位地址线。数据总线:由P0口提供。此口是双向、输入三态控制的8位通道口。控制总线:扩展系统时常用的控制信号为:ALE——地址锁存信号,用以实现对低8位地址的锁存。———片外程序存储器取指信号。———片外数据存储器读信号（P3.7）。——片
7、外数据存储器写信号（P3.6）。单片机扩展成3总线结构的示意图如图1―1.4所示。即,扩展芯片与主机的连接方法同一般3总线结构的微型计算机就完全一样。对于MCS-51系列单片机,Intel公司专门为它们配套生产了一些专用外围芯片,使用起来更加方便。图1―1.4单片机并行三总线结构形式8051引脚图2.系统扩展的内容与方法(1)系统的扩展一般有以下几方面的内容:①外部程序存储器的扩展;②外部数据存储器的扩展;③输入/输出接口的扩展;④管理功能器件的扩展(如定时/计数器、键盘/显示器、中断优先编码器等)
8、。(2)系统扩展的基本方法:①使用TTL中小规模集成电路进行扩展。②采用IntelMCS-80/85微处理器外围芯片扩展。③采用为MCS-48系列单片机设计的一些外围芯片,其中许多芯片可直接与MCS-51系列单片机连用。④采用与intelMCS-80/85外围芯片兼容的其它一些通用标准芯片。§2常用的扩展器件简介1.8D锁存器74LS37374LS373是一种带输出三态门的8D锁存器，其结构示意图如图所示。其中：1D～8D为8个输入端。1Q～8Q为8个输出端。G为数据
