ch03逻辑门电路ppt课件.ppt

ch03逻辑门电路ppt课件.ppt

ID:58889588

大小:3.27 MB

页数:82页

时间:2020-09-30

ch03逻辑门电路ppt课件.ppt_第1页
ch03逻辑门电路ppt课件.ppt_第2页
ch03逻辑门电路ppt课件.ppt_第3页
ch03逻辑门电路ppt课件.ppt_第4页
ch03逻辑门电路ppt课件.ppt_第5页
资源描述:

《ch03逻辑门电路ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、3逻辑门电路3.1MOS逻辑门电路3.2TTL逻辑门电路*3.3射极耦合逻辑门电路*3.4砷化镓逻辑门电路3.5逻辑描述中的几个问题3.6逻辑门电路使用中的几个实际问题*3.7用VerilogHDL描述逻辑门电路教学基本要求:1、了解半导体器件的开关特性。2、熟练掌握基本逻辑门(与、或、与非、或非、异或门)、三态门、OD门(OC门)和传输门的逻辑功能。3、学会门电路逻辑功能分析方法。4、掌握逻辑门的主要参数及在应用中的接口问题。3.逻辑门电路3.1MOS逻辑门3.1.1数字集成电路简介3.1.2逻辑门的一般特性3.1.3MOS开关及其等效电路3.1.

2、4CMOS反相器3.1.5CMOS逻辑门电路3.1.6CMOS漏极开路门和三态输出门电路3.1.7CMOS传输门3.1.8CMOS逻辑门电路的技术参数1、逻辑门:实现基本逻辑运算和复合逻辑运算的单元电路。2、逻辑门电路的分类二极管门电路三极管门电路TTL门电路MOS门电路PMOS门CMOS门逻辑门电路分立门电路集成门电路NMOS门3.1.1数字集成电路简介TTL:Transistor-to-TransistorLogicCMOS:ComplementaryMetalOxideSemiconductor1.CMOS集成电路:广泛应用于超大规模、甚大规模

3、集成电路4000系列74HC74HCT74VHC74VHCT速度慢与TTL不兼容抗干扰功耗低工作电压5V74LVC74VAUC速度加快与TTL兼容负载能力强抗干扰功耗低工作电压5V速度两倍于74HC与TTL兼容负载能力强抗干扰功耗低工作电压5V低(超低)电压速度更加快与TTL兼容负载能力强抗干扰功耗低74LVC工作电压3.3V74VAUC工作电压1.8V74系列74LS系列74AS系列74ALS2.TTL集成电路:广泛应用于中大规模集成电路3.1.1数字集成电路简介74HC0074HC0574HC2774HC323.1.2逻辑门电路的一般特性1.输入

4、和输出的高、低电平vOvI驱动门G1负载门G211输出高电平的下限值VOH(min)输入低电平的上限值VIL(max)输入高电平的下限值VIL(min)输出低电平的上限值VOH(max)输出高电平+VDDVOH(min)VOL(max)0G1门vO范围vO输出低电平输入高电平VIH(min)VIL(max)+VDD0G2门vI范围输入低电平vIVNH—当前级门输出高电平的最小值时允许负向噪声电压的最大值。负载门输入高电平时的噪声容限:VNL—当前级门输出低电平的最大值时允许正向噪声电压的最大值负载门输入低电平时的噪声容限:2.噪声容限VNH=VOH(

5、min)-VIH(min)VNL=VIL(max)-VOL(max)在保证输出电平不变的条件下,输入电平允许波动的范围。它表示门电路的抗干扰能力1驱动门vo1负载门vI噪声例如下图是74HC00二输入与门的直流电气参数表。类型参数74HCVDD=5V74HCTVDD=5V74LVCVDD=3.3V74AUCVDD=1.8VtPLH或tPHL(ns)782.10.93.传输延迟时间传输延迟时间是表征门电路开关速度的参数,它说明门电路在输入脉冲波形的作用下,其输出波形相对于输入波形延迟了多长的时间。CMOS电路传输延迟时间tPHL输出50%90%50%1

6、0%tPLHtftr输入50%50%10%90%2例如下图是74HC00二输入与门的交流电气参数表。74HC004.功耗静态功耗:指的是当电路没有状态转换时的功耗,即门电路空载时电源总电流ID与电源电压VDD的乘积。动态功耗:指的是电路在输出状态转换时的功耗,对于TTL门电路来说,静态功耗是主要的。CMOS电路的静态功耗非常低,CMOS门电路有动态功耗。动态功耗由两部分组成:CMOS的动态总功耗:5.延时功耗积是速度功耗综合性的指标.延时功耗积,用符号DP表示。一个逻辑门电路的DP值愈小,表明它的特性愈接近理想情况。扇出数:是指其在正常工作情况下

7、,所能带同类门电路的最大数目。(a)带拉电流负载当负载门的个数增加时,总的拉电流将增加,会引起输出高电压的降低。但不得低于输出高电平的下限值,这就限制了负载门的个数。高电平扇出数:IOH:驱动门的输出端为高电平电流IIH:负载门的输入电流。扇入数:取决于逻辑门的输入端的个数。6.扇入数与扇出数(b)带灌电流负载当负载门的个数增加时,总的灌电流IOL将增加,同时也将引起输出低电压VOL的升高。当输出为低电平,并且保证不超过输出低电平的上限值。IOL:驱动门的输出端为低电平电流IIL:负载门输入端电流之和例.74HCT系列与TTL兼容,如果CMOS所带负

8、载为74LS系列的TTL门电路,IOH=IOL=4mA,而IIH=0.02mA,IIL=0.4mA,计算扇出

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。