第2章FPGACPLD结构原理ppt课件.ppt

《第2章FPGACPLD结构原理ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、EDA技术实用教程第2章FPGA/CPLD结构原理1可编程逻辑器件（PLD）：ProgrammableLogicDevicePLD是大规模集成电路技术发展的产物，是半定制的集成电路，拥有自主设计的广泛空间。PLD的应用和发展简化了电路设计、降低了成本，提高了系统的可靠性和保密性，推动了EDA工具的发展，而且改变了数字系统的设计方法。EDA技术应用的一个重要基础PLD的内在究竟是什么？硬件结构和实现原理如何？22.1概述基本门组合电路时序电路任何的组合逻辑函数都可以化为“与-或”表达式任何的组合电路可以用“与门-或门”二级电路实现任何的时序电路都可由组合电路加上存储元件（锁存器、触发器）构成3

2、2.1概述基本PLD器件的原理结构图任何的组合逻辑函数都可以化为“与-或”表达式任何的组合电路可以用“与门-或门”二级电路实现任何的时序电路都可由组合电路加上存储元件（锁存器、触发器）构成42.1概述2.1.1可编程逻辑器件的发展历程PROM(ProgrammableReadOnlyMemory)PLA(ProgrammableLogicArray)PAL(ProgrammableArrayLogic)GAL(GenericArrayLogic)EPLDCPLDFPGA52.1概述2.1.2可编程逻辑器件的分类PLD按集成度分类低集成度芯片：可用逻辑门数大约在500以下，称简单PLD高集成度

3、芯片：CPLD、FPGA芯片，称复杂PLD按集成度分类6乘积项结构器件（CPLD）查找表结构器件（FPGA）熔丝型器件：一次性器件反熔丝型器件：一次性器件EPROM型器件：紫外线擦除电可编程EEPROM型器件：电可擦写编程SRAM型器件：查找表结构的器件Flash型器件：多次可编程，掉电后不需重配置按结构分类按编程工艺分类72.2简单可编程逻辑器件原理2.2.1电路符号表示常用逻辑门符号与现有国标符号的对照原理图一般用图中的常用符号来描述表示比较复杂的逻辑结构，用一套简化的符号来表示（1991标准符号）82.2简单可编程逻辑器件原理2.2.1电路符号表示PLD的互补缓冲器PLD的互补输入PL

4、D中与阵列表示92.2简单可编程逻辑器件原理2.2.1电路符号表示PLD中或阵列的表示阵列线连接表示102.2简单可编程逻辑器件原理2.2.2PROMPROM基本结构ROM主要由地址译码、ROM单元阵列和输出缓冲器构成地址译码器完成PROM存储阵列行的选择存储阵列的输出由乘积项的线性组合完成112.2简单可编程逻辑器件原理2.2.2PROMPROM的逻辑阵列结构122.2简单可编程逻辑器件原理2.2.2PROMPROM表达的PLD阵列图132.2简单可编程逻辑器件原理2.2.2PROM用PROM完成半加器逻辑阵列由于输入变量的增加会引起存储容量的增加，因此多变量的组合电路函数就不适合用单个P

5、ROM来描述了。142.2简单可编程逻辑器件原理2.2.3PLAPLA逻辑阵列示意图PROM的与阵列是全译码器，产生了全部最小项，而在实际应用时，绝大多数组合逻辑函数并不需要所有的最小项。PLA是与阵列和或阵列都可编程。PLA实现组合函数，需要把逻辑函数化成最简的与或表达式有多个输出时，要尽量利用公共的与项，以提高阵列的利用率。152.2简单可编程逻辑器件原理2.2.3PLAPLA与PROM的比较16PLA不需要包含输入变量每个可能的最小项，仅仅需包含的是在逻辑功能中实际要求的那些最小项。从而缓解规模的增加。虽然PLA利用率较高，但其软件算法比较复杂，多输入变量和多输出的逻辑函数，处理上更困

6、难。172.2简单可编程逻辑器件原理2.2.4PAL（与阵列可编程，或阵列固定）PAL的常用表示PAL结构0A1A1F0F0A1A1F0F与阵列可编程，或阵列固定的PAL避免了PLA的问题，运行速度有所提高。从PAL的结构可知，各个逻辑函数输出化简，不必考虑公共的乘积项。送到或门的乘积项数目是固定的，从而简化设计算法，使单个输出的乘积项为有限。18PAL16V8的部分结构图可编程结构能解决组合逻辑的可编程问题。时序电路是由组合电路及存储单元（锁存器、触发器、RAM）构成。PAL加上输出寄存器，可实现时序电路的可编程192.2.5GAL1985年，Lattice在PAL的基础上设计出GAL器件

7、（通用阵列逻辑器件）。首次在PLD上采用EEPROM工艺。GAL沿用与阵列可编程、或阵列固定的结构。对I/O结构进行了较大的改进，输出部分增加了输出逻辑宏单元（OLMC）。OLMC单元设有多种组态，可配置称成专用组合输出、专用输入、组合输出双向口、寄存器输出、寄存器输出双向口等。20PAL结构2.2.5GALOLMC输出逻辑宏单元GAL有4个多路选择器，通过不同的选择方式可以产生多种输出结构，分别属于三种模式