第2章逻辑门电路ppt课件.ppt

第2章逻辑门电路ppt课件.ppt

ID:58934897

大小:2.15 MB

页数:64页

时间:2020-09-28

第2章逻辑门电路ppt课件.ppt_第1页
第2章逻辑门电路ppt课件.ppt_第2页
第2章逻辑门电路ppt课件.ppt_第3页
第2章逻辑门电路ppt课件.ppt_第4页
第2章逻辑门电路ppt课件.ppt_第5页
资源描述:

《第2章逻辑门电路ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、2.4MOS逻辑门单极型MOS(MetalOxideSemiconductor)集成电路分PMOS、NMOS和CMOS三种。NMOS电气性能较好,工艺较简单,适合制作高性能的存储器、微处理器等大规模集成电路。而由NMOS和PMOS构成的互补型CMOS电路以其性能好、功耗低等显著特点,得到愈来愈广泛的应用。主要介绍NMOS和CMOS门电路。NMOS管的开关特性MOS管和晶体管一样可以当开关用。如图所示,RD为负载电阻,T为负载。NMOS管的开关特性当用增强型NMOS做工作管时,如输入电压vI为高电平(大于开启电

2、压VT)则NMOS管导通,开关闭合,输出电压vO为低电平。NMOS管的开关特性输入电压vI为低电平时则NMOS管截止,开关断开,输出电压vO为高电平。PMOS管的开关特性A=1,开关断开,F=0A=0,开关闭合,F=1⒈NMOS门电路⑴NMOS反相器⑵NMOS与非门⑶NMOS或非门⑷NMOS与或非门⑸NMOS异或门⑹NMOS三态门⑴NMOS反相器T1管为工作管(驱动管、控制管),T2管为负载管,故此电路称为有源负载反相器。T2管:VGD=VGS-VDS=0

3、是处于导通状态。vI为高电平且vI>VT1时,T1、T2管同时导通,输出电压vO为两个管子的导通电阻对VDD的分压,即vo=VDDRDS1/(RDS1+RDS2)。vI为高电平时,vO为低电平。当输入电压vI为低电平时(vI<VT1),T1管截止,输出为高电平(vO=VOH=VDD-VT2)。为了保证在T1和T2同时导通时满足RDS1<<RDS2,制造时使T1、T2在结构上有不同的宽长比,即W1/L1>>W2/L2。⑴NMOS反相器饱和型负载反相器有两个缺点:①输出高电平低。由于负载管T2导通时导通时,栅源间

4、至少要保持等于开启电压VT2的电压,所以输出高电平较电源电压低一个开启电压值。为了保证有足够高的输出高电平,必须增大电源电压。②为了保证输出低电平足够低,要求RDS2相应的增大,造成工作管关闭时,输出端杂散电容或负载电容CO的充电时间较长,使输出电压上升沿拖长,降低了工作速度。对同一个MOS负载管,若要提高电路的速度,就必须减小其导通电阻,让它工作在非饱和区,即工作在可变电阻区。这样,可以提高电路的工作速度,降低电路的功率损耗。⑴NMOS反相器非饱和型有源负载反相器如图2-26所示。该反相器负载管的栅极采用独

5、立电源VGG,当VGG-VDD>VT2时,负载管T2工作在非饱和区。输出电平可接近VDD值,电路的工作速度提高,功率损耗降低。缺点是增加了一个电源。⑵NMOS与非门具有两个输入端的NMOS与非门电路如图2-27所示。当输入A、B都为高电平时,串联的两个工作管T1、T2都导通,电路的输出即为低电平;⑵NMOS与非门具有两个输入端的NMOS与非门电路如图2-27所示。当输入A、B中有一个为低电平时,则串联的两个工作管T1、T2中必有一个截止,则使电路输出为高电平。电路的输出与输入之间为与非逻辑关系,即⑶NMOS或

6、非门NMOS或非门电路如图2-28所示。⑶NMOS或非门因为两个工作管T1、T2相并联,所以只要输入A、B中有一个为高电平时,则相应的工作管必导通,使电路的输出为低电平;工作原理⑶NMOS或非门工作原理只有输入A、B中都为低电平时,则并联的两个工作管T1、T2都截止,则使电路输出为高电平。电路的输出与输入之间为或非逻辑关系,即⑷NMOS与或非门NMOS与或非门电路如图2-29所示。工作原理:A=B=1F=0⑷NMOS与或非门NMOS与或非门电路如图2-29所示。工作原理:A=B=1C=D=1F=0⑷NMOS与

7、或非门工作原理:当两组输入(A、B和C、D)中都有低电平时,则每组串联的工作管中必有相应的工作管截止,则F=1。电路的输出与输入之间为与或非逻辑关系,即⑸NMOS异或门图2-30是NMOS异或门。同或门非门⑸NMOS异或门图2-30是NMOS异或门。当A、B都为高电平或都为低电平时,T1、T2都截止,F1为高电平,F为低电平;当A、B中有一个为高电平而另一个为低电平时,T1和T2中必有一个管导通,致使F1为低电平,F为高电平。电路的输出与输入之间为异或逻辑关系,即⑹NMOS三态门图2-31所示电路为NMOS三

8、态门。数据输入端控制端输出端当E为高电平时,两个或非门G1、G2输出均为低电平,致使T1、T2管都截止,电路输出F呈现高阻状态;若E为低电平时,两个或非门G1、G2都起非门作用,若A为低电平时,或非门G1输出为高电平,使T1管导通,同时使G2输出为低电平,使T2管截止,电路输出为低电平,F=A。电路具有三态输出功能。⒉CMOS门电路CMOS:Complementary-SymmetryMetal-O

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。