第2章_8088-8086微处理器ppt课件.ppt

第2章_8088-8086微处理器ppt课件.ppt

ID:59019084

大小:597.50 KB

页数:44页

时间:2020-09-26

第2章_8088-8086微处理器ppt课件.ppt_第1页
第2章_8088-8086微处理器ppt课件.ppt_第2页
第2章_8088-8086微处理器ppt课件.ppt_第3页
第2章_8088-8086微处理器ppt课件.ppt_第4页
第2章_8088-8086微处理器ppt课件.ppt_第5页
资源描述:

《第2章_8088-8086微处理器ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第2章8088/8086微处理器主要内容2.18088/8086微处理器特点2.28088/8086微处理器结构2.38088/8086微处理器工作模式和引脚2.48088/8086的总线时序2.5微型计算机系统组成2.6高性能微机技术简介2.18088/8086CPU的特点采用并行流水线工作方式20位地址,寻址1M空间,对内存空间实行分段管理:每段容量不超过64KB用段地址和段内偏移实现对1MB空间的寻址设置地址段寄存器指示段的首地址支持多处理器系统;片内没有浮点运算部件,浮点运算由数学协处理器8087支持(也可

2、用软件模拟)注:80486DX以后的CPU均将数学协处理器作为标准部件集成到CPU内部(书上有7点---这都是对当时而言)2.18088/8086微处理器特点比较特点(差别):指令预取队列:8088为4字节,8086为6字节数据总线引脚:8088有8根,8086有16根8088为准16位CPU,内部DB为16位,但外部仅为8位,16位数据要分两次传送本课程主要介绍8088(IBMPC采用)2.28088/8086微处理器结构2.2.1功能结构—接口单元和执行单元2.2.28088CPU的内部寄存器结构2.2.3存储

3、器寻址2.2.1功能结构—接口单元和执行单元80868088:8位数据线4个单元指令流队列从功能上讲,可分为两个独立的部分,并行重叠操作总线接口部件(BIU)包括一组段寄存器,指令指针,6字节指令队列。(8088是4字节),20位总线地址形成部件及总线控制逻辑。主要任务:完成CPU与主存或I/O端口之间的信息传送功能:b.从主存或I/O端口取操作数或存放运算结果c.计算并形成访问主存的20位物理地址a.从主存取指令送到指令队列中排队总线接口部件组成4个16位段地址寄存器代码段寄存器(Codesegment),取得C

4、PU所执行的指令。数据段寄存器(Datasegment),存放程序所使用的数据。堆栈段寄存器(Stacksegment),堆栈操作的执行地址在此段中16位指令指针寄存器(InstructionPointer)6/4字节指令队列缓冲器20位地址加法器总线控制器指令队列缓冲器先进先出的原则,按顺序存放,并按顺序取到EU中去执行①当指令队列缓冲器中存满1条指令,EU开始执行。②指令队列缓冲器中只要空出1个(8086为2个)指令字节时,BIU便自动执行取指操作,直到填满为止。③当EU执行完转移、调用和返回指令时,要清除指令

5、队列缓冲器,并要求BIU从新的地址重新执行。总线接口部件组成执行部件EU由一个16位算术逻辑运算部件ALU、EU控制器、一组通用寄存器和标志寄存器构成。a.从指令队列中取出指令代码,由EU控制器进行译码后产生对应的控制信号到各部件完成指令规定的操作。b.对操作数进行算术和逻辑运算,将运算结果的特征状态存放在标志寄存器中。c.当需要与主存或I/O端口传送数据时,EU向BIU发出命令,并为BIU提供16位有效地址及传送的数据。EU功能为:16位算术逻辑单元(ALU)算术、逻辑运算,计算16位偏移量16位标志寄存器CPU

6、的运算状态特征或存放控制标志数据暂存寄存器协助ALU完成运算通用寄存器组4个16位数据寄存器,4个16位指针与变址寄存器EU控制电路控制、定时与状态逻辑电路执行单元组成串行工作方式:取指令1执行1取操作数2执行2CPUBUS忙碌忙碌忙碌忙碌存结果1取指令28088以前的CPU采用串行工作方式:1)CPU执行指令时总线处于空闲状态2)CPU访问存储器(存取数据或指令)时要等待总线操作的完成缺点:CPU无法全速运行解决:总线空闲时预取指令,使CPU需要指令时能立刻得到并行工作方式:8088CPU采用并行工作方式取指令2

7、取操作数BIU存结果取指令3取操作数取指令4执行1执行2执行3EUBUS忙碌忙碌忙碌忙碌忙碌忙碌8088的流水线操作8088CPU包括两大部分:BIU和EUBIU不断地从存储器取指令送入IPQ,EU不断地从IPQ取出指令执行BIU和EU构成了一个简单的2工位流水线指令预取队列IPQ是实现流水线操作的关键(类似于工厂流水线的传送带)新型CPU将一条指令划分成更多的阶段,以便可以同时执行更多的指令例如,PIII为14个阶段,P4为20个阶段(超级流水线)结论指令预取队列的存在使BIU和EU两个部分可同时进行工作,从而提

8、高了CPU的效率;降低了对存储器存取速度的要求2.2.280888086CPU的内部寄存结构重点讲控制寄存器控制寄存器IP:指令指针寄存器,其内容为下一条要执行的指令的偏移地址FLAGS:标志寄存器状态标志:存放运算结果的特征控制标志:控制某些特殊操作6个状态标志位(CF,SF,AF,PF,OF,ZF)3个控制标志位(IF,TF,DF)CF进位标志,记录运

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。