组成原理考试试卷.doc

《组成原理考试试卷.doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、1、总线中数据信号和地址信号分别用一组线路传输，这种传输方式称为并行传送;(并行传输)2、在定点运算器中，无论采用双符号位还是单符号位，必须有溢出判断电路，它一般用异或门来实现。（异或门） 3、操作控制器的功能是根据指令操作码和时序信号，产生各种操作控制信号，从而完成取指令_和执行指令的控制。（时序信号，取指令） 4、欲组成一个64K*16位的存储器，若选用1K*4位的存储器芯片共需256片。（256） 5、对存储器的要求是速度快、容量大、成本低，为解决这三者的矛盾，计算机、采用多级存储器体系结构。（多级存储器

2、）6、Cache是一种__高速缓存___存储器，是为了解决CPU和主存之间速度不匹配而采用的一项重要的硬件技术（高速缓存）7、高速缓存Cache的出现是为了解决CPU和主存的速度不匹配的问题。 利用桥可以实现总线间的猝发式传送，是所有的存取都按cpu的需要出现在总线上。（速度不匹配，猝发式） 8、半导体SRAM靠_触发器___存储信息，半导体DRAM靠_电容器___存储信息。（触发器，电容） 9、单总线结构系统是指寄存器及ALU之间的数据通路只用一条总线构成。（数据）10、（P229）一个CRT的分辨率为102

3、4*1024，像素的颜色为256色，则CRT接口电路中的刷新存储器的容量是(数为256色即颜色位数为8bit。进行2D应用时占用显存容量=水平分辨率×垂直分辨率×颜色位数/8bit=1024x1024x8bit/8bit=byte=1MB。)1MB 11、在微程序控制器中,时序信号比较简单,一般采用时序电压和时序脉冲二级体制。（时序电压，时序脉冲） 12、一个16K*32位的存储器，其地址线和数据线的总和是（16K是2的14次方，也就是14根地址线了，后面的32就是数据线的根数了。所以总线数就是46）_46__

4、。（46）问答方面，请注意： 1、微程序控制的基本思想是什么？。P1452、目前计算机发展的主流指令系统有什么特点？ P124附录简单题1.从常用PCI总线结构图,说明三种桥的功能。（1）HOST总线：连接主存、多个CPU。（2）PCI总线：连接各种高速的PCI设备。亦可使用HOST桥与HOST总线相连或使用PCI/PCI桥与已经同HOST桥连接的PCI总线相连。从而可扩充整个系统的PCI总线负载能力。（3）LAGACY总线：可以是ISA，EISA，MCA等性能较低的传统总线，以便充分利用市场上现有的适配器卡，

5、支持中低速I/O设备。桥在PCI总线体系结构中起着重要作用，它连接两条总线，使彼此间相互通信。桥是一个总线转换部件，可以把一条总线的地址空间映射到另一条总线的地址空间上，从而使系统中任意一个总线主设备都能看到同样的一份地址表。利用桥可以实现总线间的猝发式传送，可使所有的存取都按CPU的需要出现在总线上。由上可见，以桥连接实现的PCI总线结构具有很好的扩充性和兼容性，允许多条总线并行工作。HOST/PCI桥：提供CPU和PCI设备相互访问的通道，实现CPU空间和PCI空间的映射。PCI-PCI桥：实现PCI设备的

6、级联。PCI/ISA或LPC桥：实现对ISA设备的兼容。2.微程序控制的基本思想是：把指令执行所需要的所有控制信号存放在控制存储器中，需要时从这个存储器中读取，即把操作控制信号编成微指令，存放在控制存储器中。一条机器指令的功能通常用许多条微指令组成的序列来实现，这个微指令序列称为微程序。微指令在控制存储器中的存储位置称为微地址。3.RISC指令系统具有哪些主要特点？(p124)答：RISC是精简指令系统计算机。RISC指令系统通过简化指令，使计算机的结构更加简单合理，并通过减少指令执行周期数的途径，达到提高机器

7、速度的目的。主要特点：（1）选取使用频度较高的一些简单指令，复杂指令的功能由执行频度高的简单指令组合来实现。（2）指令长度固定，指令格式和寻址方式种类少。（3）CPU中通用寄存器数量多，大多数指令操作都在寄存器之间进行，只有取数和存数指令访问存储器。（4）采用流水线技术，大部分指令在一个时钟周期内完成。（5）控制器采用组合逻辑控制，不用微程序控制。采用优化的编译程序。4.什么是闪速存储器？它有哪些特点?闪速存储器是高密度、非易失性的读/写半导体存储器。从原理上看，它属于ROM型存储器，但是它又可随机改写信息；从

8、功能上看，它又相当于RAM，所以传统ROM与RAM的定义和划分已失去意义。因而它是一种全新的存储器技术。特点：（1）固有的非易失性，（2）廉价的高密度，（3）可直接执行（4）固态性能计算方面，请注意： 1、设存储器容量为32字，字长64位，模块数m=4，分别用顺序方式和交叉方式进行组织。存储周期T=200ns,数据总线宽度为64位，总线周期τ=50ns.问顺序存储器和交叉存储器的带宽各