电子设计自动化第二讲ppt课件.ppt

《电子设计自动化第二讲ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、电子与通信工程系上节回顾FPGA设计流程使用QuartusII进行原理图设计VHDL电子与通信工程系2第2章VHDL程序编程基础2.1、VHDL特点2.2、VHDL语言程序的基本结构2.3、VHDL语言的数据类型及运算操作符2.4、VHDL语法基础2.5、属性的描述与定义电子与通信工程系3VHDL的优点：用于设计复杂的、多层次的设计。支持设计库和设计的重复使用与硬件独立，一个设计可用于不同的硬件结构，而且设计时不必了解过多的硬件细节。有丰富的软件支持VHDL的综合和仿真，从而能在设计阶段就能发现设计中的Bug，缩短设计时间，降低成

2、本。VHDL有良好的可读性，容易理解。电子与通信工程系4硬件描述语言（HDL）与计算机语言的区别★运行的基础▼计算机语言是在CPU＋RAM构建的平台上运行▼HDL设计的结果是由具体的逻辑、触发器组成的数字电路★执行方式▼计算机语言基本上以串行的方式执行▼HDL在总体上是以并行方式工作★验证方式▼计算机语言主要关注于变量值的变化▼HDL要实现严格的时序逻辑关系电子与通信工程系5--eqcomp4isafourbitequalitycomparatorLibraryIEEE;useIEEE.std_logic_1164.all;ent

3、ityeqcomp4isport(a,b:instd_logic_vector(3downto0);equal:outstd_logic);endeqcomp4;architecturedataflowofeqcomp4isbeginequal<=‘1’whena=belse‘0’;Enddataflow;VHDL大小写不敏感eqcomp4.vhd包实体结构体文件名和实体名一致每行；结尾关键字begin关键字end后跟实体名关键字end后跟结构体名库类型设计实体电子与通信工程系62.2、VHDL语言程序的基本结构一个完整的VHDL

4、语言程序通常包含五个部分:实体（Entity）结构体(Architecture)配置(Configuration)包集合(Package)库(Library)（课本P225）电子与通信工程系库（library）use声明实体（entity）结构体（architecture）beginendDataFlow描述Behavior描述Structure描述配置(Configuration)(package)程序包声明所用定义、程序所在的库程序包所用的自定义还是额外定义、程序、元件电路框图的I/O接口描述或设计硬件电路的区域选择采用的结构

5、体和实体数据流描述行为描述结构描述不可视部分可视部分和端口2.2、VHDL语言程序的基本结构（课本P225）电子与通信工程系8前面的例子设计实体是VHDL语言设计的基本单元，是最重要的系统抽象。设计实体由实体说明和结构体两部分组成定义了设计单元的具体构造和操作规定了设计单元的输入输出接口信号或引脚EntityDeclarationArchitectureBody2.2.1设计实体(designentity)电子与通信工程系9实体说明的一般格式如下：文件名和实体名一致！ENTITY实体名IS[GENERIC（参数传递说明语句）；][

6、PORT（端口说明）；]实体说明部分；END[ENTITY][实体名]；2.2.2实体说明电子与通信工程系10端口说明端口为设计实体和其外部环境的动态通信提供通道，是对基本设计实体与外部接口的描述。PORT（端口名：端口模式数据类型）；（1）端口名端口名是赋予每个外部引脚的名称常用书写格式为：电子与通信工程系11（2）端口模式端口模式用来说明数据、信号通过该端口的方向。LINKAGE（不指定方向，无论哪个方向都可连接）。日常设计请不要使用BUFFER和LINKAGEVHDL语言提供了下述端口模式：IN（流入实体），OUT（流出实体

7、），INOUT（双向端口：既可流入，又可流出），BUFFER（信号输出到外部，但同时也可在实体内部反馈），（课本P67）电子与通信工程系12（3）数据类型VHDL语言中有10种数据类型，IEEE1076/93标准规定，EDA综合工具提供的数据类型为布尔型(Boolean)、位型(Bit)、位矢量型(Bit_vector)和整数型(Integer)。实际中，常用的数据类型为：STD_LOGICSTD_LOGIC_VECTOR（课本P71）电子与通信工程系13LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL

8、;ENTITYdecoISPORT(clock:INSTD_LOGIC;q:OUTSTD_LOGIC_VECTOR(7DOWNTO0));ENDdeco;clock为输入，STD_LOGIC型q为输出，STD_LOGIC_VECTOR型8位总线，最