实验三频谱分析实验.doc

《实验三频谱分析实验.doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、实验三频谱分析实验一、实验目的1、通过对输入模拟信号频谱的观察和分析，加深对傅里叶变换和信号频率特性的理解。2、掌握频谱分析模块的使用方法。二、实验内容1、将信号源输出的模拟信号输入本模块，观察其频谱。2、将其它模块输出的模拟信号输入本模块，观察其频谱。三、实验仪器1、频谱分析模块2、信号源模块3、其它功能模块4、20MHz双踪示波器一台5、连接线若干四、实验原理频域分析常常比时域分析更优越，不仅简单，而且易于分析复杂的信号。1822年，法国工程师傅里叶（Fourier）指出，一个任意函数x（t）都可以被分解为无穷多个不同频率正弦信号的和

2、，这即是频谱分析的基本概念。傅里叶分析方法相当于光谱分析中的三棱镜，而信号x（t）相当于一束白光，将x（t）“通过”傅里叶分析后得到信号的“频谱”。傅里叶变换是在以时间为自变量的“信号”与频率为自变量的“频谱”函数之间的某种变换关系。但用较精确的数字方法，即DFT(离散傅立叶变换)进行谱分析，在FFT出现前是不切实际的。这是因为DFT计算量太大。问题的关键是如何巧妙地利用W因子的周期性及对称性，导出一个高效的快速算法。这一算法最早由J.W.Cooley和J.W.Turkey于1965年提出。Cooley和Tukey提出的快速傅里叶变换算法

3、（FastFourierTransform，FFT）使N点DFT的乘法计算量由N2次降为次。以N=1024为例，计算量降为5120次，仅为原来的4.88％。因此人们公认这一重要发现的问世是数字信号处理发展史上的一个转折点。本实验采用的是按频率抽样（DIF）基2FFT算法，该算法将代表频域的输出序列X（k）的序号k按奇、偶分开。先将X（n）按n的顺序分成前后两半。前半子序列0≤n≤后半子序列0≤n≤则由定义k＝0，1，…N－1因为，则k＝0，1，…N－1由可以看出，当k为偶数时，，k为奇数时，。为此按k的奇偶可将X(k)分为两部分，令k=2

4、r及k=2r+1，r=0，1，2，…则（3－1）（3－2）（3－1）式为输入序列前一半和后一半之和的N/2点离散傅里叶变换；（3－2）式为输入序列的前一半和后一半之差与之积的N/2点离散傅里叶变换。令（3－3）则（3－3）式的运算关系可以用图3-1所示的蝶形运算来表示。这样，我们就将一Ｎ点的DFT按频率k的奇偶分解为两个新序列的点的DFT。图3-1频率抽取法的蝶形运算由于N＝2υ，N/2仍是一个偶数，因此可以将N/2点的DFT的输出再分解为偶数组与奇数组。这样就将N/2点的DFT进一步分解为2个N/4点的DFT。这两个N/4点DFT的输入

5、也是将N/2点DFT的输入上下对半分开，通过蝶形运算而形成，情况和第一步分解相同。这样的分解可一直进行下去，直到分解υ步以后变成了求N/2个两点的DFT为止。而这N/2个两点的DFT计算结果（共N个值）就是x（n）的N点DFT的结果X（k）。在本实验箱中，模拟信号从S-IN输入，经过低通滤波以后，通过用拨码开关SW01进行选择的通道（拨码开关有4位，分别对应最高截止频率为1K，10K，100K，1M的低通滤波器），经10位A/D转换器U06对经预处理后的模拟信号进行A/D转换（通过用拨码开关SW02选择合适的采样率，具体采样率选择详情见实

6、验步骤4，然后将数字信号传送到U01进行处理。最后把处理后的信号经两片8位D/A转换器U09、U10进行D/A转换以后分成X轴信号和Y轴信号输出到示波器上进行频谱观察。实验电路工作原理框图如下所示：图3-2频谱分析模块原理框图1、低通滤波器这里低通滤波器的作用是抗混叠。所谓“混叠”是指信号的最高频率超过1/2倍的采样频率时，部分频率成分互相交叠起来的现象。这时，混叠的那部分频率成分的幅值就与原始情况不同，采样就造成了信息的损失。因此在采样前需对输入信号做滤波，以去掉输入信号中高于1/2倍采样频率的那部分频率成分。这种用以防混叠的模拟滤波器

7、又称为“抗混叠滤波器”。本实验中采用的抗混叠滤波器是二阶巴特沃斯（Butterworth）低通滤波器，其原理图如下：图3-3二阶低通滤波器原理图其截止频率为:通带电压放大倍数为：2、A/D转换器TLC876是CMOS低功率10位20MSPS模/数转换器（ADC）。其速度、分辨率和单电源工作适合视频、多媒体、图像、高速采集和通讯应用。其低功率和单电源满足高速便携式应用。其速度和分辨率理想地适用于彩色扫描仪、数字复印机、电子镜像照相机和摄录机之类电荷耦合器件（CCD）输入系统。带输出误差校正逻辑的多级流水线结构在整个工作温度范围内保证无丢失码

8、。连接到基准输入端的强制（Force）和检测（Sense）为基准电阻串提供更精确的内部基准电压。等待方式减小功率到15mW（典型值）。数字I/O口可接口到无论是5V或3.3V的逻辑和数字输出端