第5章_VHDL设计初步ppt课件.ppt

第5章_VHDL设计初步ppt课件.ppt

ID:59208525

大小:1.08 MB

页数:58页

时间:2020-09-26

第5章_VHDL设计初步ppt课件.ppt_第1页
第5章_VHDL设计初步ppt课件.ppt_第2页
第5章_VHDL设计初步ppt课件.ppt_第3页
第5章_VHDL设计初步ppt课件.ppt_第4页
第5章_VHDL设计初步ppt课件.ppt_第5页
资源描述:

《第5章_VHDL设计初步ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第5章VHDL设计初步是什么是VHDL?VeryhighspeedintegratedHardwareDescriptionLanguage(VHDL)超高速集成电路硬件描述语言是IEEE、工业标准硬件描述语言用语言的方式而非图形等方式描述硬件电路容易修改容易保存特别适合于设计的电路有:复杂组合逻辑电路,如:译码器、编码器、加减法器、多路选择器、地址译码器…...状态机等等……..VHDL的功能和标准VHDL描述输入端口输出端口电路的行为和功能VHDL有过两个标准:IEEEStd1076-1987(calledVHDL1987)IE

2、EEStd1076-1993(calledVHDL1993)【例5-1】ENTITYmux21aISPORT(a,b:INBIT;s:INBIT;y:OUTBIT);ENDENTITYmux21a;ARCHITECTUREoneOFmux21aISBEGINy<=aWHENs='0'ELSEb;ENDARCHITECTUREone;实体结构体5.1多路选择器VHDL描述图4-1mux21a实体图5-2mux21a结构体5.1.12选1多路选择器的VHDL描述5.1.12选1多路选择器的VHDL描述【例5-2】ENTITYmux21a

3、ISPORT(a,b:INBIT;s:INBIT;y:OUTBIT);ENDENTITYmux21a;ARCHITECTUREoneOFmux21aISSIGNALd,e:BIT;BEGINd<=aAND(NOTS);e<=bANDs;y<=dORe;ENDARCHITECTUREone;【例5-3】...ARCHITECTUREoneOFmux21aISBEGINy<=(aAND(NOTs))OR(bANDs);ENDARCHITECTUREone;5.1.12选1多路选择器的VHDL描述【例5-4】ENTITYmux21aISP

4、ORT(a,b,s:INBIT;y:OUTBIT);ENDENTITYmux21a;ARCHITECTUREoneOFmux21aISBEGINPROCESS(a,b,s)BEGINIFs='0'THENy<=a;ELSEy<=b;ENDIF;ENDPROCESS;ENDARCHITECTUREone;5.1.12选1多路选择器的VHDL描述图5-3mux21a功能时序波形5.1.2VHDL相关语句说明1.实体表达【例5-5】ENTITYe_nameISPORT(p_name:port_mdata_type;...p_namei:p

5、ort_midata_type);ENDENTITYe_name;或:ENTITYe_nameISPORT(p_name:port_mdata_type;...p_namei:port_midata_type);ENDe_name;5.1.2VHDL相关语句说明2.实体名:不能以数字开头,尽可能表达功能上的含义.3.PORT语句和端口信号名4.端口模式IN输入:信号进入实体OUT输出:信号离开实体,且不会在内部反馈使用INOUT双向:信号可离开或进入实体BUFFER输出缓冲:信号离开实体,但在内部有反馈5.数据类型BITBit位类型

6、:(0,1)bit_vector位向量类型:bit的组合Integer整数类型Boolean布尔类型:(true,false)std_logic位类型,工业标准:(0,1,X,Z)std_logic_vector位向量类型,工业标准5.1.2VHDL相关语句说明6.结构体表达【例5-6】ARCHITECTUREarch_nameOFe_nameIS(说明语句)BEGIN(功能描述语句)ENDARCHITECTUREarch_name;或:ARCHITECTUREarch_nameOFe_nameIS(说明语句)BEGIN(功能描述语

7、句)ENDarch_name;7.信号传输(赋值)符号和数据比较符号信号传输(赋值)符号:例4-1中的表达式y<=aVHDL要求赋值符“<=”两边的信号的数据类型必须一致。数据比较符号:例4-1中的s=‘0’中的“=”没有赋值的含义,只是一种数据比较符号。8.逻辑操作符AND、OR、NOTVHDL的基本逻辑操作符:AND(与)、OR(或)、NAND(与非)、NOR(或非)、XOR(异或)、XNOR(同或)、和NOT(取反)。5.1.2VHDL相关语句说明9.IF_THEN条件语句IF_THEN_ELSE表达的是顺序语句,以语句“EN

8、DIF”结束。10.WHEN_ELSE条件信号赋值语句—并行语句赋值目标<=表达式WHEN赋值条件ELSE表达式WHEN赋值条件ELSE...表达式;11.PROCESS进程语句和顺序语句由“Process…endProcess”引导

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。