《FPGA设计实验》考试题目.doc

《《FPGA设计实验》考试题目.doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、FPGA设计实验考试题目（开卷）要求：以下题目除特别说明外，均必须通过硬件测试（即下载至开发板验证），并编写好TestBench，通过ModelSim仿真,给出其源程序（关键语句必须解释语句含义）、功能仿真图、RTL图（主要图形说明其功能）或状态机图。其中现场操作50分。总分100分。1、设计一个多位数据比较器（测试时以3位为例）2、设计一个投票表决器（测试时以5人为例）3、将开发板上的50MHZ时钟分频为秒脉冲时钟信号module fenp(clk_out,clk_in,reset); output clk

2、_out; input clk_in; input reset; reg [1:0] cnt; reg clk_out;lways@(posedge clk_in or posedge reset) begin  if(reset)  begin cnt<=0; clk_out<=0; end else  begin if(cnt==) begin  clk_out<=!clk_out; cnt<=0; end else cnt<=cnt+1; end end endmodule 系统时钟为50MHz，用Ve

3、rilog代码怎样将其分频至1/100smoduleS20(clk,rst,clk_out);inputclk,rst;outputclk_out;regclk_out;reg[4:0]count1;always@(posedgeclkornegedgerst)if(!rst)begincount1<=0;clk_out<=0;endelsebeginif(count1<20)begincount1<=count1+1;if(count1>=10)clk_out<=1;elseclk_out<=0;endel

4、secount1<=0;endendmodule设计一个分频器，要求：占空比为50%的任意奇数次5分频电路。module div_5 ( clkin,clkout );  input clkin;  output clkout;   reg [2:0] step1, step2;  always @(posedge clkin )    begin   case (step1)   3'b000: step1<=3'b001;  3'b001: step1<=3'b011;  3'b011: step1<=3

5、'b100;  3'b100: step1<=3'b010;  3'b010: step1<=3'b000;  default:step1<=3'b000;  endcase  end   always @(negedge clkin )   begin   case (step2)   3'b000: step2<=3'b001;   3'b001: step2<=3'b011;  3'b011: step2<=3'b100;  3'b100: step2<=3'b010;  3'b010:step2<=3

6、'b000;  default:step2<=3'b000;  endcase  end assign clkout=step1[0]

7、step2[0];  endmodule    测试模块： `timescale 1 ps/ 1 ps module div_5_vlg_tst(); reg eachvec; reg clkin;                        wire clkout;                       div_5 i1 (     .clkin(clkin),  

8、.clkout(clkout) );initial  begin clkin=0; forever #5 clkin=~clkin; end assign step1=i1.step1[0]; assign step2=i1.step2[0]; endmodule1、设计一个2.5次分频器。module divn5 (CLK, PREL, NCLK);    input CLK;     input[2:0] PREL;     output NCLK; wire NCLK;    reg[2:0] COUN

9、TER;     reg SIG_CLK;     wire LCLK;     reg PCLK;     assign LCLK = CLK ^ PCLK     always @(posedge LCLK)    begin       if (COUNTER == 3'b000)       begin          COUNTER <= PREL         end       e