EDA上机实验报告.docx

《EDA上机实验报告.docx》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、EDA上机实验报告班级：姓名：张育东学号：实验一：QUARTUSII软件使用及组合电路设计仿真实验目的：学习QUARTUSII软件的使用，掌握软件工程的建立、VHDL源文件的设计和波形仿真等基本内容；实验内容：1.四选一多路选择器的设计1.1实验内容首先利用QuartusⅡ完成4选1多路选择器的文本编辑输入和仿真测试等步骤，给出仿真波形。步骤：（1）建立工作库文件夹和编辑设计文件；（2）创建工程；（3）编译前设置；（4）全程编译；（5）时序仿真。1.2程序设计：libraryieee;useieee.std_logic_1164.all;entitymux41isport(s:IN

2、STD_LOGIC_VECTOR(1DOWNTO0);a,b,c,d:INSTD_LOGIC;y:outstd_logic);endmux41;architecturebehaviorofmux41isbeginprocess(s)beginIFs="00"THENy<=a;ELSIFs="01"THENy<=b;ELSIFs="10"THENy<=c;ELSIFs="11"THENy<=d;ENDIF;ENDPROCESS;ENDBEHAVIOR;1.3仿真波形图四选一多路选择器波形仿真结果1.4结果分析通过对实验结果的研究，可以发现该程序成功实现了4选1多路选择器的功能。当s=

3、00时，y=a；s=01时，y=b；s=10时，y=c；s=11时，y=d.完全实现了4选1多路选择器的功能。1.七段译码器程序设计仿真2．1实验原理：7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是2进制的，所以输出表达都是16进制的，为了满足16进制数的译码显示，最方便的方法就是利用VHDL译码程序在FPGA或CPLD中实现。本项实验很容易实现这一目的。例1作为7段BCD码译码器的设计，输出信号LED7S的7位分别接如实验图1数码管的7个段，高位在左，低位在右。例如当LED7S输出为""时，数码管

4、的7个段：g、f、e、d、c、b、a分别接0、0、1、0、0、1、0，实验中的数码管为共阳极的，接有低电平的段发亮，于是数码管显示“5”。实验图1数码管及其电路2．2实验内容：参考后面的七段译码器程序，在QUARTUSII上对以下程序进行编辑、编译、综合、适配、仿真，给出其所有信号的时序仿真波形。2．3程序设计：libraryieee;useieee.std_logic_1164.all;entitymu7isport(dat:instd_logic_vector(3downto0);led:outstd_logic_vector(6downto0));endmu7;archite

5、cturebehaveofmu7issignaltmp:std_logic_vector(6downto0);beginprocess(dat)begincasedatiswhen"0000"=>tmp<="";when"0001"=>tmp<="";when"0010"=>tmp<="";when"0011"=>tmp<="";when"0100"=>tmp<="";when"0101"=>tmp<="";when"0110"=>tmp<="";when"0111"=>tmp<="";when"1000"=>tmp<="";when"1001"=>tmp<="";when"101

6、0"=>tmp<="";when"1011"=>tmp<="";when"1100"=>tmp<="";when"1101"=>tmp<="";when"1110"=>tmp<="";when"1111"=>tmp<="";whenothers=>null;endcase;endprocess;led<=tmp;endbehave;2．4仿真波形：2．5结果分析：通过波形仿真，得到该程序成功实现了七段译码器的功能，其中dat为四位二进制数的输入端，led为七段译码器的输出端。实验二计数器设计与显示实验目的：（1）熟悉利用QUARTUSII中的原理图输入法设计组合电路，掌握层次化设计

7、的方法;（2）学习计数器设计、多层次设计方法和总线数据输入方式的仿真，并进行电路板下载演示验证。实验内容：1．完成计数器设计1．1实验内容：设计含有异步清零和计数使能的4位二进制加减可控计数器。1．2程序设计：libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;ENTITYcnt4ISPORT(CLK,enable,updown,reset:instd_logic;Oc:outst