微波倍频器ppt课件.ppt

《微波倍频器ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、《微波器件原理与芯片设计方法》——第七章微波倍频器东南大学毫米波国家重点实验室陈墨2010-11-29高Q腔稳频→Gunn振荡器反射式传输式注入锁定→IMPATT振荡器分谐波注入锁定注锁与PLL的混合技术频率合成技术直接频率合成技术锁相频率合成技术（PLL）整数分频锁相小数分频锁相直接数字频率合成技术（DDS）上述技术相结合的混合技术稳频锁相技术2（1）直接频率合成直接频率合成器是最早出现的频率合成技术；利用混频器、倍频器、分频器和滤波器来完成对频率的四则运算；采用相关频率技术，采用一个晶体振荡器，通过分频和倍频后得到。优

2、点：频率捷变速度快，稳定度高；缺点：相位噪声随着倍频次数增加而增大；输出信号杂散较多；频率分辨率不高；电路结构复杂，体积大。3（2）锁相频率合成（PLL-Phaselockedloop）能够跟踪输入信号相位的闭环自动控制系统。现在最常用的结构是数摸混合的锁相环，即数字鉴相器、分频器、模拟环路滤波和压控振荡器的组成方式优点：相噪低；杂散抑制好；输出频率较高；易于集成。缺点：频率切换速度慢；频率分辨率一般4相噪与鉴相频率、鉴相器噪声基底和输出频率或分频比的关系（前提：参考源的相噪足够低）L(1Hz)=Lfloop(1Hz)+2

3、0lgN＋10lgfd=Lfloop(1Hz)+20lgf0－10lgfd=Lfloop(1Hz)+10lgN＋10lgf0Lfloop(1Hz)为负值N=f0/fd——分频比f0——输出频率fd——鉴相频率Lfloop(1Hz)——1Hz带宽内的鉴相器噪声基底（2）锁相频率合成（PLL-Phaselockedloop）5锁相上变频的一个应用方案设计100MHz晶振倍频获得一个低相噪的X波段本振锁相上变频获得偏差360MHz的另一个X波段本振由于对360MHz锁相，降低了鉴相频率，相噪比直接X波段锁相低20dBc/Hz6L

4、m远大于LLO：锁相中频相噪主要反映了毫米波源贡献，LRF=LmLm远小于LLO：毫米波相噪和微波本振M次倍频相噪相当、并实现相噪抵消，LRF≈LLOLm约等于LLO：毫米波相噪对锁相中频贡献最小，LRF

5、r）利用数字方式累加相位，再以相位和作为地址来查询正弦函数表得到正弦波幅度的离散数字序列，最后经D/A变换得到模拟正弦波输出为大多数先进的微波系统采用各种跳频通讯设备雷达探测系统电子对抗系统测试仪器…….8常见的DDS芯片实物AD9850fc=125MHzA=32bitsAD9852fc=300MHzA=48bitsf=1uHzAD9858fc=1GHzA=32bitsf=0.23Hz其中，FCW为频率控制字，A为其位数A越大，相位增量越小，频率分辨率越高fc越大，取样时间增量越小，输出频率越高9频率分辨率极高：由FC

6、W=1可得分辨率Δf=fc/2A，A达到48位(AD9852)，使得分辨率极高(微Hz级)频率捷变很快：FCW的传输时间及以LPF为主的器件响应时间很短，使得高速DDS系统的频率切换时间可达ns级变频相位连续：FCW的改变实质是改变相位增长率，而相位本身保持不变，使得系统有良好的相参性易于控制、集成和实现功能扩展：改变ROM中存储的数据，可以实现任意波形输出杂波抑制差：DDS全数字结构带来了许多优点，但正是由于这种结构以及寻址ROM时采用相位截断、DAC位数有限决定了DDS杂波抑制差的主要缺点输出频率低：受器件速度(特别是

7、DAC)的限制，使得工作时钟频率fc较低(AD9858:1GHz)输出相对带宽很宽：0～40%fc(Nyquist带宽限制了DDS的输出上限)DDS的特点10需要的输出频点DDS输出频谱11DDS本身的工作频率上限较低，无法满足工程应用。因此常结合其它手段扩展频率，如，倍频、锁相、上变频等直接倍频：面临的最大问题是杂散的恶化（按20lgN）；在宽带倍频中（DDS的相对带宽很宽），还可能遇到其它次谐波落入工作带内，引起信号干扰结合锁相（PLL）：DDS仅提供PLL的参考信号，利用PPL的跟踪环路滤波作用可大大抑制近边带杂散，

8、同时实现锁相倍频，但跳频过渡时间变长上变频：可将DDS的输出频率搬移到更高的微波频段。往往先将DDS的输出频率结合PLL倍频到微波频段后才行，否则，无法提取纯净的上倍频信号DDS面临的主要问题及应对措施12DDS提供一定带宽(DfD)的频率输出(fD)，由第一个上变频本振将频率抬高(f1=fLO+fD)