微机原理与接口技术ppt课件.ppt

微机原理与接口技术ppt课件.ppt

ID:59274183

大小:926.50 KB

页数:62页

时间:2020-09-22

微机原理与接口技术ppt课件.ppt_第1页
微机原理与接口技术ppt课件.ppt_第2页
微机原理与接口技术ppt课件.ppt_第3页
微机原理与接口技术ppt课件.ppt_第4页
微机原理与接口技术ppt课件.ppt_第5页
资源描述:

《微机原理与接口技术ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第五章存储器存储器分类随机存储器RAM只读存储器ROM存储器系统的设计存储空间的分配和使用存储器的分类存储器外部存储器内部存储器硬盘软盘磁带光盘RAMROMSRAMDRAMPROMEPROMEEPROM静态随机存取存储器(SRAM)存储信息的原理单元电路是由6个MOS管组成的双稳态触发器电路来存储0或者1,0或1的状态能一直保持,直到重新写入新数据;数据的读出是非破坏性的,数据读出后,原始的信息保持不变。结构存储矩阵,决定存储器中存储单元的排列形式,有字结构和位结构两种地址译码器,用来选择存储单元,有线性译码和复合译码两种,通常采用复合译码控制逻辑与三态数据缓冲

2、器,控制CS、WR、RD信号典型的SRAM芯片典型的SRAM芯片有:2114(2K×4)6116(2K×8)6264(8K×8)62128(16K×8)62256(32K×8)2K:表示该芯片内部存储单元的数目,这个数决定存储芯片地址线的数目。8:表示该芯片每个存储单元存储信息的位数,这个数决定存储芯片数据线的数目。SRAM芯片HM6116A0~A10:地址线I/O0~7:数据线WE:写允许信号,低电平有效OE:读允许信号,低电平有效CE:片选I/OI/OI/O123456789101112131424232221201918171615A7A6A5A4A3A2

3、A1A01GNDWEA8A9OEA10CEVCC(+5V)23I/O8I/O7I/O6I/O5I/O4HM6116(2K×8)SRAM与CPU的连接CPU存储器接口电路SRAM地址总线控制总线数据总线地址线An-A0数据线I/O8-I/O1OECSWE动态随机存取存储器(DRAM)存储信息的原理利用电容存储电荷来保存信息的,由于电容会缓慢放电而丢失信息,所以必须定时对电容充电,称为刷新。刷新:把存储单元的数据进行读出,经过读放大器放大之后再写入该存储单元以保存电容中的电荷。DRAM结构特点DRAM的地址线是复用的,即地址线分为行地址和列地址两部分。在对存储单元进

4、行访问时,由行地址选通信号RAS把行地址送入行地址锁存器;再由列地址选通信号CAS把列地址送入列地址锁存器CPU与DRAM之间的信息交换由DRAM控制器完成。DRAM芯片Intel2164A0~A7:地址线(复用)DIN:数据输入DOUT:输入输出WE:读写控制信号RAS:行选通信号CAS:列选通信号11623456781514131211109Vss(+5V)CASDOUTA6A3A4A5A7NCDINWERASA0A1A2GNDIntel2164(64K×1)高集成度的DRAM及内存条把若干DRAM芯片安装在一块印刷电路板上,构成具有一定容量的存储器(其输入

5、与输出线都已标准化),只要将其插入到主板上提供的存储条插座上,就可形成微型计算机内存。这种标准化的存储器配件称“内存条”。内存插槽内存芯片内存条SRAM和DRAM的比较SRAMDRAM集成度低高容量小大刷新无附加刷新电路速度快较慢应用场合CACHE内存条高速缓冲存储器(CACHE)CACHE的作用CACHE的工作原理CACHE的作用为了克服CPU与主存储器的速度的差异,充分发挥CPU的速度优势,而在主存和CPU之间设置一个容量小而速度快的存储器,通常由SRAM构成。CACHE的工作原理平时,系统程序、应用程序以及用户数据是存放在硬盘中的;在系统运行时,正在执行的

6、程序或需要常驻的程序由操作系统从硬盘中装入主存储器中;而在主存储器中经常被CPU使用的一部分内容,要“拷贝”到CACHE存储器中,与CPU一起高速运行。PC机中分级存储器结构可编程可擦除ROM(EPROM)EPROM特点EPROM芯片Intel2764EPROM工作方式EPROM特点ROM和PROM的内容一旦写入,就无法改变,而EPROM却允许用户根据需要对它编程,且可以多次用紫外光照射进行擦除和重写EPROM芯片Intel2764Intel27648K×8A0~A12:地址线O0~7:数据线PGM:编程脉冲控制端,输入,连接编程信号OE:输出允许信号,低电平有

7、效CE:片选信号VPP:编程时电压输入VCC:电源电压,+5伏存储器系统的设计所要考虑的问题CPU总线的负载能力CPU的时序和存储器存取速度之间的配合存储芯片的选取及数目片内寻址和片间寻址地址线的分配译码电路的选取(有线性译码、全译码和部分译码方式)数据线、控制线的连接举例说明举例(1)---线性选择方式RAM芯片Intel6264容量为8K×8位,用2片SRAM芯片6264,组成16K×8位的存储器系统。地址选择的方式是将地址总线低13位(A12~A0)并行的与存储器芯片的地址线相连,而CS端与高地址线相连。要求:写出解题步骤和画出系统的电路图。解题步骤进行片

8、内寻址和片间寻址地址线如

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。