高速缓存(Cache)的发展和认识.doc

高速缓存(Cache)的发展和认识.doc

ID:59286094

大小:16.00 KB

页数:2页

时间:2020-09-06

高速缓存(Cache)的发展和认识.doc_第1页
高速缓存(Cache)的发展和认识.doc_第2页
资源描述:

《高速缓存(Cache)的发展和认识.doc》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、高速缓存技术(Cache)高速缓冲存储器是存在于主存与CPU之间的一级存储器,由静态存储芯片(SRAM)组成,容量比较小但速度比主存高得多,接近于CPU的速度。Cache的功能是用来存放那些近期需要运行的指令与数据。目的是提高CPU对存储器的访问速度。L1Cache(一级缓存)是CPU第一层高速缓存,分为数据缓存和指令缓存。内置的L1高速缓存的容量和结构对CPU的性能影响较大,不过高速缓冲存储器均由静态RAM组成,结构较复杂,在CPU管芯面积不能太大的情况下,L1级高速缓存的容量不可能做得太大。一般服务

2、器CPU的L1缓存的容量通常在32—256KB。L2Cache(二级缓存)是CPU的第二层高速缓存,分内部和外部两种芯片。内部的芯片二级缓存运行速度与主频相同,而外部的二级缓存则只有主频的一半。L2高速缓存容量也会影响CPU的性能,原则是越大越好,现在家庭用CPU容量最大的是512KB,而服务器和工作站上用CPU的L2高速缓存更高达256-1MB,有的高达2MB或者3MB。L3Cache(三级缓存),分为两种,早期的是外置,现在的都是内置的。而它的实际作用即是,L3缓存的应用可以进一步降低内存延迟,同时

3、提升大数据量计算时处理器的性能。降低内存延迟和提升大数据量计算能力对游戏都很有帮助。而在服务器领域增加L3缓存在性能方面仍然有显著的提升。比方具有较大L3缓存的配置利用物理内存会更有效,故它比较慢的磁盘I/O子系统可以处理更多的数据请求。具有较大L3缓存的处理提供更有效的文件系统缓存行为及较短消息和处理器队列长度。智能缓存技术是新酷睿家族中极具亮点的特色。新酷睿家族的处理器是基于Westmere架构的产品,其延续了三级缓存的使用。其L1缓存的设计与酷睿微架构相同,而L2缓存则采用超低延迟的设计,不过容量

4、大大降低,每个内核仅有256KB,新加入的L3缓存采用共享式设计。其三级缓存由两颗核心完全共享,它几乎可以处理所有的一致性流量问题,同时不需要单独打扰每颗独立核心自己的L1、L2缓存。如果L3缓存没有命中,那么我们需要访问的数据也不在L1或者L2中,此时也不需要侦听所有核心。如果L3缓存命中成功,它还可以作为侦听过滤器。Westmere核心的每个核心有64KB的L1和256KB的L2在L3缓存中保留数据,因此在总共的4MBL3中,有1MB-1.25MB的数据与前两级缓存相同。为了提高缓存利用效率,Wes

5、tmere核心使用了MESIF缓存一致性协议,在它的L3缓存中的每一个缓存行里,有4bit用作核心确认,以此表明是哪一个核心在它私有的缓存里具有这个行的数据备份。如果某个核心确认位设置位0,则那颗核心就不具有该行的数据备份;如果两个以上核心的确认位都有效,设置为1,那么该缓存行就被确定为未被修改的,任何一个核心的缓存行都不能够进入更改模式;当4颗核心确认位都是0时,就不需要对其它内核做侦听,而只有1个位是有效时,则只需要侦听那1颗核心。这种仲裁机制让Westmere的L3缓存避免了每个核心数据一致性错误

6、,带来更多带宽。以往的多核心处理器,其每个核心的二级缓存是各自独立的,这就造成了二级缓存不能够被充分利用,并且两个核心之间的数据交换路线也更为冗长,必须要通过共享的前端串行总线和北桥来进行数据交换,影响了处理器工作效率。英特尔酷睿微结构体系结构采用了共享二级缓存的做法,有效加强了多核心架构的效率。这样的好处是,两个核心可以共享二级缓存,大幅提高了二级高速缓存的命中率,从而可以较少通过前端串行总线和北桥进行外围交换。英特尔高级智能高速缓存还有其他方面的优势,每个核心都可以动态支配全部二级高速缓存。当某一个

7、内核当前对缓存的利用较低时,另一个内核就可以动态增加占用二级缓存的比例。甚至当其中的一个内核关闭时,仍可以保持全部缓存在工作状态,另外也可以根据需求关闭部分缓存来降低功耗。这样可以降低二级缓存的命中失误,减少数据延迟,改进处理器效率,增加绝对性能和每瓦特性能。影响Cache命中率的因素很多,如Cache的容量,块的大小,映象方式,替换策略以及程序执行中地址流的分布情况等等。一般地说,Cache容量越大则命中率越高,当容量达到一定程度后,容量的增加命中率的改善并不大;Cache块容量加大,命中率也明显增加

8、,但增加到一定值之后反而出现命中率下降的现象;直接映象法命中率比较低,全相联方式命中率比较高,在组相联方式中,组数分得越多,则命中率下降。Cache结构,对于命中率较高的情况下不适宜使用,因为这种结构中,处理器每做一次访存操作,既要访问后部Cache,又要访问外部存储器,如果绝大多数访问在后部Cache中命中,那么会浪费大量系统总线带宽。总的来说,对于微处理器有较大容量的片内Cache,适应于在线Cache的请求操作和后部Cache的取回操

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。