嵌入式系统的存储器ppt课件.ppt

嵌入式系统的存储器ppt课件.ppt

ID:59294086

大小:382.50 KB

页数:41页

时间:2020-09-20

嵌入式系统的存储器ppt课件.ppt_第1页
嵌入式系统的存储器ppt课件.ppt_第2页
嵌入式系统的存储器ppt课件.ppt_第3页
嵌入式系统的存储器ppt课件.ppt_第4页
嵌入式系统的存储器ppt课件.ppt_第5页
资源描述:

《嵌入式系统的存储器ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第四节嵌入式系统的存储器4.1概述4.2存储器的工作时序4.3存储器的分类4.3.1静态随机存储器SRAM4.3.2动态随机存储器DRAM4.3.3双端口RAM4.3.4FIFO4.3.5ROM4.3.6FLASH4.4存储器的测试片内存储器(集成的)和片外存储器(扩展的)描述存储器的方法:容量和字宽1Mx4b的存储器表示每次访问可获得4位数据,总共有1M=1024个地址,4Mx1B的存储器表示每次访问可获得1个字节数据,总共有4M=4*1024个地址概述嵌入式系统典型的存储器分配图嵌入式系统中断向量地址:(1)中断向量或中断处理程序的入口地址设置

2、在ROM空间,一旦设置,运行中不再更改。经常用于小规模的系统中;(2)中断向量设计在RAM空间,当执行ROM中的初始化代码时,设置中断向量。经常用于大型系统中。存储器的工作时序存储器读写以CPU为准正确的时序关系:合适的存储器芯片CPU提供正确的读写时序合适的中间电路如译码器等读写周期8086读时序8086写时序最恶劣条件分析最恶劣条件分析就是考虑系统在各种最恶劣条件下(包括温度、电压变化、生产条件变化等)各模块、电路元件的各种参数之间的匹配性,保证在最恶劣条件下满足参数要求。考虑不周将会出现系统故障,现象包括时断时续的故障、电源或温度等条件变化敏

3、感等。在元件互联的时序特性中,通常几个比较关键的参数是:(1)上升/下降时间(rising/fallingtime)(2)传播延迟时间(propagationdelaytime)(3)建立时间(setuptime)(4)保持时间(holdtime)(5)三态允许/禁止延迟时间(tri-stateenableanddisabledelay)(6)脉冲宽度(pulsewidth)(7)时钟频率(clockfrequency)逻辑电路通常分为组合(combinatorial)逻辑电路和时序(sequential)逻辑电路。组合逻辑电路的输出是当前的输入的

4、逻辑组合,并具有一定的延迟.如门电路,缓冲器,反相器,多路开关,译码器等.时序逻辑电路有存储器,输出依赖于当前输入和历史输入信号.触发器,寄存器,计数器以及微处理器等.时序逻辑电路包括同步时序逻辑电路和异步时序逻辑电路.同步时序逻辑电路的状态变化与时钟同步.异步逻辑电路没有时钟.(1)上升/下降时间(rising/fallingtime)20%-80%(10%-90%)上升时间,80%-20%(90%-10%)下降时间(2)传播延迟时间(propagationdelaytime)输入状态变化到输出状态变化的时间,从50%点测量。从高到低的时间比从低

5、到高的时间短,吸收(sink)电流的特性比提供(source)电流的特性好(3)建立时间(setuptime)/保持时间(holdtime)建立时间:在时钟信号变化之前数据必须达到稳定状态,Tsu.保持时间:在时钟信号变化之后数据必须保持稳定有效的时间,TH.如果建立时间和保持时间不够,将导致输出数据无效或者输出振荡称为亚稳定状态(metastability),以时钟信号的50%幅值点为测量点。(4)三态允许/禁止延迟时间(tri-stateenableanddisabledelay)总线竞争,导致很大电流流过,电源电压降低,其他电路输出状态或程序

6、运行或逻辑出现故障,造成系统故障。设计一个安全的时间间隔,在此间隔中总线没有驱动处于三态状态。(5)脉冲宽度(pulsewidth)与时钟频率(clockfrequency)三、存储器的分类(1)随机存储器RAM可以被随机读写,与磁带机不同.静态随机存储器SRAM:只要供电,数据就保存在其中,断电就没有了。动态随机存储器DRAM:即使供电其中的数据也只能保存不到1s的时间,通常为0.25ms。使用时需要与DRAM控制器配合。SRAM比DRAM快,工作时SRAM比DRAM耗电多,DRAM存储密度较大,DRAM需要控制器。小容量的SRAM较便宜,大容量

7、DRAM较经济。(1)静态随机存储器SRAM(2)动态随机存储器DRAMDRAM控制器集成了刷新定时器、刷新地址计数器及完成地址切换的多路转换器。DRAM控制器从功能上分为两部分:一个是地址处理部分,一个是时序处理部分。地址处理部分是用来处理RAM正常读/写时的地址信号和刷新过程中的地址信号。时序处理部分主要是对数据读/写信号和刷新请求时序分配处理.系统启动时,软件首先对DRAM控制器进行初始化(包括刷新频率等),否则系统无法工作。DRAM控制器通过读操作来完成对数据的刷新,DRAM一次刷新请求可以刷新一整行,CPU必须等待刷新完成后才能读写。此时

8、在刷新存储器期间插入等待状态。这样也降低了系统的性能,为了提高系统的数据吞吐量,采用多种技术:页模式、EDO、同步SDRA

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。