芯片管脚功能.doc

《芯片管脚功能.doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、1脉冲发生器CD4060由一振荡器和14级二进制串行计数器位组成，振荡器的结构可以是RC或晶振电路，CR为高电平时，计数器清零且振荡器使用无效。所有的计数器位均为主从触发器。在CP1(和CP0)的下降沿计数器以二进制进行计数。在时钟脉冲线上使用斯密特触发器对时钟上升和下降时间无限制。CD4060的引脚图及其内部方框图如图（3）图（4）。图（3）CD4060引脚图图（4）CD4060内部方框图212位二进制计数器CD4040是125位二进制串行计数器。所有的计数器为主从触发器。计数器在时钟下降沿进行计数。CR

2、为高电平时，对计数器进行清零。由于在时钟输入端使用斯密特触发器，对脉冲上升和下降时间无限制，所有输入和输出均经过缓冲。CD4040引脚图及其内部方框图如图（5）图（6）。CP为时钟输入端CR为清除端Q0～Q11为计数器脉冲输出端VDD为正电源Vss为地图（5）CD4040引脚图图（6）CD4040内部方框图3十进制同步加法计数器CD4518（引脚图、引脚功能图、逻辑图、时序图如图（7）（8）（9）（10））是二、十进制（8421编码）同步加计数器，内含两个单元的加计数器，其功能表如真值表图（11）所示。每单

3、个单元有两个时钟输入端CLK和EN，可用时钟脉冲的上升沿或下降沿触发。由表可知，若用ENABLE信号下降沿触发，触发信号由EN端输入，CLK端置“0”；若用CLOCK信号上升沿触发，触发信号由CLOCK端输入，ENABLE端置“1”。RESET端是清零端，RESET端置“1”5时，计数器各端输出端Q1～Q4均为“0”，只有RESET端置“0”时，CD4518才开始计数。CD4518采用并行进位方式，只要输入一个时钟脉冲，计数单元Q1翻转一次；当Q1为1，Q4为0时，每输入一个时钟脉冲，计数单元Q2翻转一次；

4、当Q1=Q2=1时，每输入一个时钟脉冲Q3翻转一次；当Q1=Q2=Q3=1或Q1=Q4=1时，每输入一个时钟脉冲Q4翻转一次。这样从初始状态（“0”态）开始计数，每输入10个时钟脉冲，计数单元便自动恢复到“0”态。若将第一个加计数器的输出端Q4A作为第二个加计数器的输入端ENB的时钟脉冲信号，便可组成两位8421编码计数器，依次下去可以进行多位串行计数。图（7）引脚图引脚符号功能19CLOCK时钟输入端715RESET消除端210ENABLE计数允许控制端3456Q1A-Q4A计数输出端11121314Q1

5、B-Q4B计数输出端8Vss地16Vdd电源正图（8）引脚功能图5图（9）逻辑图图（10）时序图CLOCKENABLERESETACTION上升沿10加数器0下降沿0加数器下降沿X0不变X上升沿0不变上升沿00不变1下降沿0不变XX1Q1-Q4=0图（11）CD4518真值表54译码器CD4543是一个用于驱动共阴极LED（数码管）显示器的BCD码—七段码译码器，特点：具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路能提供较大的拉电流。可直接驱动LED显示器。CD4543排列如图（12）所示

6、。其功能介绍如下：Vss:接地端。Vdd：电源正。BI：4脚是消隐输入控制端，当BI=0时，不管其它输入端状态如何，七段数码管均处于熄灭（消隐）状态，不显示数字。 LE：锁定控制端，当LE=0时，允许译码输出。LE=1时译码器是锁定保持状态，译码器输出被保持在LE=0时的数值。 A、B、C、D:BCD码输入端a、b、c、d、e、f、g：为译码输出端。图（12）引脚图5